ARM9系列處理器—嵌入式處理器

　　新一代的ＡＲＭ９處理器，通過全新的設計，采用了更多的晶體管，能夠達到兩倍以上于ＡＲＭ７處理器的處理能力。這種處理能力的提高是通過增加時鐘頻率和減少指令執行周期實現的。

　　１　時鐘頻率的提高

　　ＡＲＭ７處理器采用３級流水線，而ＡＲＭ９采用５級流水線。增加的流水線設計提高了時鐘頻率和并行處理能力。５級流水線能夠將每一個指令處理分配到５個時鐘周期內，在每一個時鐘周期內同時有５個指令在執行。在同樣的加工工藝下，ＡＲＭ９ＴＤＭＩ處理器的時鐘頻率是ＡＲＭ７ＴＤＭＩ的１．８～２．２倍。

　　２　指令周期的改進

　　指令周期的改進對于處理器性能的提高有很大的幫助。性能提高的幅度依賴于代碼執行時指令的重疊，這實際上是程序本身的問題。對于采用最高級的語言，一般來說，性能的提高在３０％左右。

　　２．１　ｌｏａｄｓ　指令矛ｎ　ｓｔｏｒｅｓ指令

　　指令周期數的改進最明顯的是ｌｏａｄｓ指令和ｓｔｏｒｅｓ指令。從ＡＲＭ７到ＡＲＭ９這兩條指令的執行時間減少了３０％。指令周期的減少是由于ＡＲＭ７和ＡＲＭ９兩種處理器內的兩個基本的微處理結構不同所造成的。

　　（１）ＡＲＭ９有獨立的指令和數據存儲器接口，允許處理器同時進行取指和讀寫數據。這叫作改進型哈佛結構。而ＡＲＭ７只有數據存儲器接口，它同時用來取指令和數據訪問。

　　（２）５級流水線引入了獨立的存儲器和寫回流水線，分別用來訪問存儲器和將結果寫回寄存器。

　　以上兩點實現了一個周期完成ｌｏａｄｓ指令和ｓｔｏｒｅｓ指令。

　　２．２　互鎖（ｉｎｔｅｒｌｏｃｋｓ）技術

　　當指令需要的數據因為以前的指令沒有執行完而沒有準備好就會產生管道互鎖。當管道互鎖發生時，硬件會停止這個指令的執行，直到數據準備好為止。雖然這種技術會增加代碼執行時間，但是為初期的設計者提供了巨大的方便。編譯器以及匯編程序員可以通過重新設計代碼的順序或者其他方法來減少管道互鎖的數量。

　　２．３　分枝指令

　　ＡＲＭ９和ＡＲＭ７的分枝指令周期是相同的。而且ＡＲＭ９ＴＤＭＩ和ＡＲＭ９Ｅ－Ｓ并沒有對分枝指令進行預測處理。

　　３　ＡＲＭ９結構及特點

　　以ＡＲＭ９Ｅ－Ｓ為例介紹ＡＲＭ９處理器的主要結構及其特點。ＡＲＭ９Ｅ－Ｓ的結構如圖４所示。其主要特點如下：

　　（１）３２ｂｉｔ定點ＲＩＳＣ處理器，改進型ＡＲＭ／Ｔｈｕｍｂ代碼交織，增強性乘法器設計。支持實時（ｒｅａｌ－ｔｉｍｅ）調試；

　　（２）片內指令和數據ＳＲＡＭ，而且指令和數據的存儲器容量可調；

　　（３）片內指令和數據高速緩沖器（ｃａｃｈｅ）容量從４Ｋ字節到１Ｍ字節；

　　（４）設置保護單元（ｐｒｏｔｃｃｔｉｏｎ　ｕｎｉｔ），非常適合嵌入式應用中對存儲器進行分段和保護；

　　（５）采用ＡＭＢＡ　ＡＨＢ總線接口，為外設提供統一的地址和數據總線；

　　（６）支持外部協處理器，指令和數據總線有簡單的握手信令支持；

　　（７）支持標準基本邏輯單元掃描測試方法學，而且支持ＢＩＳＴ（ｂｕｉｌｔ－ｉｎ－ｓｅｌｆ－ｔｅｓｔ）；

　　（８）支持嵌入式跟蹤宏單元，支持實時跟蹤指令和數據。

　　４　ＡＲＭ９的典型應用

　　ＴＩ公司的ＯＭＡＰ７３０是最新的無線通信基帶信號處理器。該處理器是ＴＩ的ＧＰＲＳ　Ｃｌａｓｓ　１２通信模塊與專用于應用處理的ＡＲＭ９２６通用處理器（ＧＰＰ）的集成。由于ＧＰＰ的速度可達２００ＭＨｚ，因此ＯＭＡＰ７３０具有兩倍于上一代ＯＭＡＰ７１０處理器的應用處理性能。如同所有的ＯＭＡＰ處理器一樣，ＯＭＡＰ７３０可支持領先的移動操作系統，其中包括Ｍｉｃｒｏｓｏｆｔ的智能電話與Ｐｏｃｋｅｔ　ＰＣ　ＰｈｏｎｅＥｄｉｔｉｏｎ、Ｓｖｍｂｉａｎ　ＯＳ與Ｓｅｒｉｅｓ　６０、Ｐａｌｍ　ＯＳ以及Ｌｉｎｕｘ。