飛兆半導體推出串化器/解串器 (SerDes) 裝置 作者：電子設計應用 時間：2004-01-18 來源：電子設計應用 加入技術交流群 掃碼加入和技術大咖面對面交流海量資料庫查詢 收藏 <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> 飛兆半導體 (Fairchild Semiconductor) 已推出四種LVDS串化器和解串器(SerDes)，能夠解決與高速寬TTL接口相關的各種電磁干擾（EMI）和線纜尺寸問題，這類接口常見于各種通信、計算、工業及汽車等應用。飛兆半導體的串化器（FIN1215、FIN1217）可將并行LVTTL轉換為串行LVDS，而解串器（FIN1216、FIN1218）則將串行LVDS轉換回并行LVTTL。這些器件常用作匹配的SerDes對，提供21:3位壓縮，有助于實現更有效、更經濟的設計，即使用較少的印刷電路板線條和連接器及電纜數，并占用較少的電路板空間，從而在簡化系統設計的同時降低總體系統成本。飛兆半導體的SerDes器件提供高帶寬（FIN1217/18型大于1.75 Gbps）特性，以及LVDS的傳統優勢，包括低電磁干擾、低功耗和超卓的抗噪性能。這些SerDes器件具有-40
加入技術交流群
評論