嵌入式系統的掉電保護設計

系統防掉電設計的目的是：采用一種機制，使得系統在意外失去供電的情況下，可以保證系統運行狀態的確定性以及記錄數據的完整性;當系統供電恢復后，現場數據可以及時恢復，避免應用系統產生混亂。我們知道，在嵌入式系統設計與開發中越來越多地應用嵌入式操作系統。由于操作系統的引入，數據的讀寫往往是通過文件的方式完成，而不是直接對存儲單元地址操作。用文件讀寫方式操作數據，在程序的運行過程中往往將數據暫存在易失性的存儲空間，如SDRAM，一旦系統意外失電，這些數據往往被丟失。因此，當系統意外失電時必須采取一定的措施進行系統的掉電保護，以避免系統產生混亂。總的說來，防掉電程序的主要思路就是：產生掉電信號，捕捉掉電信號，處理掉電信號和數據以及現場狀態的恢復。

如果不引入操作系統，直接對存儲單元進行數據操作，每次操作的數據量小，可以利用中斷服務的方式進行掉電保護;而用文件的方式進行數據操作，數據量一般比較大，因此基于中斷服務的方式進行掉電保護已經不再可靠。本文研究的對象是基于操作系統的較為復雜的嵌入式系統設計過程中的掉電保護。

1 掉電保護方案實現的系統基礎

掉電保護是在由ARM體系的硬件平臺和μClinux嵌入式操作系統的基礎上實現的。

ARM7系列的微處理器支持八種類型的中斷處理。外部中斷請求會在外部中斷引腳有效(一般是低電平)，并且程序狀態寄存器相關位(即CPSR的I控制位)設置為允許時得到處理器響應。響應后處理器進入中斷工作模式，PC被裝人中斷向量0x00000018。在這個地址單元存放中斷服務程序人口地址，中斷服務程序就可以被執行。在掉電保護方案中，中斷服務程序很簡單，就是將表示掉電的全局變量置位即可。這樣可以縮短程序執行時間。

Flash存儲器是一種可在系統(in system)進行電擦寫，電后信息不丟失的存儲器。它具有低功耗、大容量、可整片或分扇區在系統編程(燒寫)、擦除等特點，并且可由內部嵌入的算法完成對芯片的操作，因而在各種嵌入式系統中得到了廣泛的應用。作為一種非易失性存儲器。Flash在系統中通常用于存放程序代碼、常量表以及一些在系統掉電后需要保存的用戶數據等。常用的Flash為8位或16位的數據寬度，編程電壓為單3.3V。與Flash存儲器相比較，SDRAM不具有掉電保持數據的特性，但其存取速度大大高于Flash存儲器，且具有讀/寫的屬性，因此，SDRAM在系統中主要用作程序的運行空間、數據及堆棧區。當系統啟動時，CPU首先從復位地址0x0處讀取啟動代碼，在完成系統的初始化后，程序代碼一般應調入SDRAM中運行，以提高系統的運行速度，同時，系統及用戶堆棧、運行數據也都放在SDRAM中。SDRAM的存儲單元可以理解為一個電容，總是傾向于放電，為避免數據丟失，必須定時刷新(充電)。因此，要在系統中使用SDRAM，就要求微處理器具有刷新控制邏輯，或在系統中另外加入刷新控制邏輯電路，特別的情況是在系統失電后，要采取一種有效的機制確保將sDRAM中的數據寫入F1ash中。

2 基于掉電保護方案的硬件設計

圖1是一種典型的嵌入式系統硬件設計方案。系統的微處理器采用S3c4510B，是基于ARM7體系結構的。SDRAM是一種易失性存儲器作為程序的運行空間，類似于PC機的內存;Flash作為程序存儲空間是非易失性的。程序運行過程中的數據往往緩存在sDRAM中，在系統失電時必須寫往Flash。

在系統中，需要使用5V和3.3V的直流穩壓電源。其中,S3C4510B及部分外圍器件需3.3V電源，另外部分器件需5V電源。為簡化系統電源電路的設計，要求整個系統的輸入電壓為高質量的5V的直流穩壓電源。有別于一般的電源回路設計，本系統的電源回路設計過程中增加了有關掉電保護的設計。包含這個設計的系統電源電路如圖2所示。

這個電源回路除了可以提供5v和3.3v的電源以外，還為系統掉電保護提供了延時及預警功能，通過軟件的配合可以實現系統的掉電保護機制。正常情況下，由供電回路1給整個系統供電。當系統由于意外原因掉電時，由于輸入的比較電壓降低，這樣MAX809 模塊輸出電壓產生翻轉為系統提供掉電中斷預警信號，中斷請求通過外部中斷引腳XREQ0產生;同時供電回路2開始啟用。通過大電容C3、c4放電，繼續為系統提供一段供電電壓，支持掉電中斷服務程序完成。供電回路2只給最小系統供電，并不給耗電量大的外圍部件供電。這樣，給最小系統的供電時間足夠長，可以完成敏感數據的保護操作。