一種實用的VXI總線寄存器基接口電路的設計

1 dtb及dtb仲裁

dtb（數據傳輸總線）及dtb仲裁是vxi接口的核心，dtb主要包括：尋址總線、數據總線和控制總線。其主要任務是：①通過地址修改碼（am）決定尋址空間和數據傳輸方式。②通過ds0*、ds1*、lword*、a1控制數據總線的寬度。③通過總線仲裁決定總線優先使用權。

vxi總線器件在a16（16位地址）尋址時，有64字節的地址空間，其呈部分作為器件配置寄存器地址（已具體指定），其余可用作用戶電路端口地址。每個器件的寄存器基地址由器件本身唯一的邏輯地址來確定。地址修改線在dtb周期中允許主模塊將附加的器件工作模式信息傳遞給從模塊。地址修改碼（am）共有64種，可分為三類：已定義修改碼、保留修改碼和用戶自定義碼。在已定義的地址修改碼中又分為三種：①短地址am碼，使用a02～a15地址線；②標準地址am碼，使用a02～a23地址線；③擴展地址am碼，使用a02～a31地址線。a16短地址尋址主要是用來尋址器件i/o端口，其地址修改碼為：29h、2dh。

圖2為vxi器件尋址電路圖，其中u1為可編程邏輯器件，其表達式為：vxiena*=as*+！iack*a14+！a15+！am5+am4+！am3+am1+！am0；（！iack*表示系統無中斷請求）。尋址過程為：當vxi主模塊發出的地址修改碼對應為29或2d、總線上地址a6～a13和邏輯地址設置開關k1的設置相同并且地址允許線as有效時，圖2中的myvxiena*有效（為低），表示本器件允許被vxi系統尋址。在允許本器件尋址的基礎上（即myvxiena*有效），再通過myvxiena*、a1～a5、lword*、ds0*、ds1*譯碼生成64字節地址，根據vme總線協議可譯出單字節地址和雙字節地址。協議協定：當單字節讀寫時，奇地址ds0*為低、ds1*為高，偶地址ds1*為低、ds0*為高，lword*為高；雙字節讀寫時，ds0*和ds1*為低、lwodr*為高；四字節讀寫時，ds0*、ds1*和lword*都為低。

dtb數據傳輸應答主要依賴dtack*和ds0*之間的互鎖性握手關系，而與數據線上有效數據什么時候出現無關，所以單次讀寫操作的速度完全決定應答過程。為適應不同速度用戶端口讀寫數據的可靠性，本文采用由用戶端口數據準備好線（datready*）去同步dtack*答應速度的方法來保證數據傳輸的有效性。該方法的優點是電路簡單、使用方便，缺點是占用dtb時間長，影響vxi系統性能，且最長延時時間不得超過20μs。通常情況下用戶可通過數據暫存的方法實現數據可靠傳輸，并使用戶端口數據準備好線（datready*）接地。由于寄存器基器件在vxi系統中只能作為從模塊使用，所以其總線請求只有該器件發生中斷請求時才由中斷管理模塊提出。

2 中斷請求及仲裁電路

vxi系統設有七級中斷，優先中斷部遲疑不決包括：①中斷請求線irq1*～irq7*；②中斷應答線iack*；③中斷應答輸入線iackin*；④中斷應答輸出線iackout*。從系統的角度看，在vxi系統中有一個成菊花鏈的中斷查詢系統。當vxi系統中有中斷請求時，中怕管理器使中斷應答信號iack*有效（置低），并送往菊花鏈驅動器，菊花鏈驅動器使輸出iackout*有效，送至相鄰的下一個器件。如果相鄰器件沒有中斷請求，則該器件的iackout*輸出仍為低，繼續向下一個相鄰器件傳送；當此器件有中斷請求時，所以其輸出iackout*為高，進入中斷過程，并屏蔽后級器件的中斷應答。

為實現中斷請求和中斷仲裁，每個器件的中斷仲裁電路應完成的功能為：①產生中斷請求；②上傳狀態/識別碼；③屏蔽后級中斷應答。本文設計的中斷仲裁電路如圖3所示。其中tx1～tx3來自中斷號選擇跳線器，inner-irq為器件內部用戶電路中斷請求信號，上升沿有效。中斷請求過程分如下四步：（1）在系統復位或中斷復位（來自控制寄存器）后，irqopen*為“1”使比較電路輸出“1”，使中斷應答菊花鏈暢通，且譯碼電路不工作。（2）當本器件內有中斷請求時，使irqopen*為“0”，則譯碼電路根據中斷置位開關的設置輸出相應中斷請求信號irqx *。當中斷管理器接收中斷請求信號后使iack*有效，并送往中斷菊花鏈驅動器使之輸出iackout*有效，同時中斷管理器請求dtb總線使用權。（3）當中斷管理器獲得dtb使用權后，根據接收到的中斷請求信號，在地址允許線as+作用下在地址線上輸出相應的a1～a3地址，使比較器輸出“0”，從而使iackout*變高，屏蔽后續中斷，并清除本器件內部中斷請求。（4）中斷管理器使數據允許信號ds0*為低，讀出器件狀態/識別碼，響應中斷，同時在ds0*的上升沿清除中斷請求（使irqopen*為“1”），接通中斷應答菊花鏈，進入中斷過程。

3 可編程器件實現和調試

為了克服用中小規模集成電路實現vxi接口電路存在的體積大、可靠性差和可調試性差等不足，可采用可編程器件實現接口電路。本文采用的器件是altera公司的max系列，采用的器件可編程軟件平臺的max+plusii。max+plus ii在編程上提供了多種電路描述形式，主要有圖形描述、ahdl描述和vhdl描述等。本文采用圖形描述和ahdl描述相結合的描述方法。接口電路的主框架結構和能夠用標準元件表述的子模塊電路用圖形描述方法設計，部分功能子模塊用ahdl語言描述。這種設計方式的電路原理結構直觀、功能描述簡潔。vxi接口電路硬件描述子程序模塊由地址修改碼器件尋址、端口地址譯碼、中斷請求及控制、寄存器配置四部分組成。

在vxi器件中，寄存器配置步驟是必不可少的，vxi寄存器基器件主要配置寄存器有：識別/邏輯地址寄存器、器件類型寄存、狀態/控制寄存器。在接口電路的性質特性明確的前提下，寄存器基器件的配置是確定的，所以直接在可編程器件中實現，且更改也很方便。以下列出的是vxi寄存器基接口電路的主要邏輯表達式（用ahdl語言格式）：

vxiena=as#！iack#！a14#！a15#！am5#am4#！am3#am1#！am0；

myvxiena=vxiena#（a6$q0）#（a7$q1）#(a8$q2)#(a9$q3)#(a10$q4)#(a11$q5)#(a12$q6)#(a13$q7);

acked=(tx1$a1)#(tx2$a2)#(tx3$a3)#iack#!sysrst#!irqpend#as#iackin;

dtacknode=!(ds0&ds1#myvxiena&acked);

drack=dff(dtaknode,sysclk,vcc,vcc);

ioena=myvxiena#ds0&ds0&ds1#!lword;

iackout=as#iackin#!ack;

需要注意的是，在使用中由于部分信號線與vxi背板總線連接時需要采用集電極開路方式接入，如dtack*、sysfail*、brx*等，所以應增加一級集電極開路門電路后再與vxi背板總線連接。

接口電路調試有兩種方式，一是利用labwindow/vci開發工具預先編好一個帶操作軟面板的調試程序，它包含有各項功能調試控件和相關信息顯示窗。在調試電路時只需根據提示在軟面板上操作，就可及時得到信息顯示。這種調試電路方法方便、直觀，但由于調試程序的封裝會使得調試細節不透明。另一種形式是在ni公司提供的vxi資源管理器中對端口電路進行操作、調試。這種方法是硬件開發人員主要采用的形式。主要過程為：先打開t&m explore對vxi系統初始化；啟動vxi系統初始化；啟動vxi interactive control面板，在bus access中通過修改偏移地址（offset）、輸出值（value）和觀察輸入值來對接口電路進行調試。在調試過程中，為便于數據或波形的穩定測試、觀察，一般將輸出數據的循環次數（count）設成一個較大數。這種調試方式雖然不很直觀，但卻非常靈活，容易發現硬件電路細節不足。

在vxi接口電路設計方面，只要遵循vxi總線協議，其具體實現方法多種多樣。本文從vxi總線協議出發詳細闡述了一種vxi寄存器基接口電路的設計方法和工作原理，并介紹了可編程器件實現方法和調試方法。用可編程電路使vxi接口電路模塊化、格式化，可縮短vxi總線器件的研制周期、縮小器件體積，提高器件的可靠性。該接口電路已在vxi數字i/o、vxi特征分析儀中使用。隨著儀器儀表技術、虛擬儀器技術的 發展，vxi總線作為高性能測試系統儀器的背板總線，將在航空航天、雷達、通訊等領域的測試中占據越來越重要的地位，開發高性能vxi總線器件是目前較熱門的研究方向。