快速響應FSK控制環路系統的模擬前端
加入技術交流群
控制回路基礎
fsk控制回路的模擬前端包括三個主要部件：adc、鎖相環(pll)、壓控振蕩器(vco) (圖1)。adc對輸入信號進行數字化處理并控制pll。pll鎖定頻率并穩定vco
，vco針對給定電壓輸出一個特定頻率?？偠灾?，這些電路將某一模擬電壓轉換成一個調制頻率。fsk是一種結構簡單且響應速度快的調制方案。
原理圖設計及器件選型
圖2為模擬前端的結構框圖和主要組件，該設計中的adc有兩個功能：數字化輸入信號、利用adc輸出控制pll。這種方法可減少元器件數目，縮小環路延遲時間，從而簡化設計。這里，輸入信號通過兩個12
位adc max176進行數字化處理。
使用adc控制pll時需要正確選擇pll，并不是所有pll都適合該設計。這里選用motorola的mc145151 pll，因為該器件允許以并行方式裝載控制數據。mc145151也工作在設計頻率范圍內：12.0mhz至12.5mhz。選擇1mhz晶振用于mc145151
pll，divide-by-r配置為000 (divide-by-8)。得到的pll步長是125khz (1mhz / 8 =
125khz)。pll 的divide-by-n設置為00000001100xxx。divide-by-n設置為5個數值中的一個(最后三位由adc的數字輸出設置)。得到的5個數值是96、97、98、99和100。
本設計使用minicircuits pos-25 vco，因為它在12.0mhz至12.5mhz范圍內保持線性。
本文引用地址：http://www.104case.com/article/21161.htm
另外，四路雙輸入與非門ic (74hc00)和雙路4位計數器(74hc393)為adc增加時序邏輯，將max176配置為連續轉換狀態。8位移位寄存器(74hc595)用來移出并行格式的adc數據。帶緩沖的可調比例、3位r2r
dac可縮短鎖定時間，并放寬鎖相環對濾波器指標要求。用r2r梯形結構實現分立的3位dac，dac的標稱輸出對進入vco的電壓進行微調。求和放大器(max474)用來對三個電壓求和，分別是：
3位r2r dac的輸出，該輸出被調整至由adc輸出設置的微調電壓，并與粗調電壓相加。這一過程使vco輸入電壓接近特定輸出頻率對應的電壓。
粗調電壓，該電壓是預先設定好的，其值接近vco頻率預先確定的電壓。
相位檢測電壓，該電壓由鎖相環設置，并與微調和粗調電壓相加。其目的是調整最終電壓以將vco鎖定到指定頻率。
用三個電壓之和(而不是僅僅依靠相位檢測器輸出)設置vco，將大大減小pll鎖定時間。
當兩個adc對接踵而來的信號進行數字化時，它們的組合串行輸出可能是四個值當中的一個。輸入adc的eoc信號用來表示一個新的12位字的起點。從而得到以下五種可能的位配置(并得到五種除法值)：
1xx - 或除以100或更大的數，適合vco輸出頻率大于12.5mhz
(增量為1mhz / 8 = 125khz，125khz x 100 = 12.5mhz)
000 - 或除以96，適合vco輸出頻率為12.0mhz
(增量為1mhz / 8 = 125khz，125khz x 96 = 12.0mhz)
001 - 或除以97，適合vco輸出頻率為12.125mhz
(增量為1mhz / 8 = 125khz，125khz x 97 = 12.125mhz)
010和011時重復這一方法。如果知道是哪個adc中的哪一位，可以很容易地確定對應于位格式的頻率。使用max176時，eoc信號的上升沿表明下個時鐘周期輸出將出現一個新字。接收fsk數據時，必須進行適當的解碼。
adc選擇依據
adc的選擇取決于幾個具體設計參數。針對本設計而言，被數字化的信號其帶寬相對較低(不到5khz)。選擇12位adc 如max176時，采樣速率為250ksps或更高，留下很大的信號余量。這里對非線性指標要求不太精確，低功耗特性有助于便攜式應用；然而該設計適合連續轉換。由于不需要微型控制器，因此簡化了adc接口。許多新型adc提供了可降低功耗、節省空間，并簡化微型控制器接口的方案。max1286便是具備這些特點的adc，這一雙通道12位adc采用8引腳sot23封裝。
控制邏輯電路需要串行輸出adc，但是，如果帶有其它邏輯電路，如并行-串行移位寄存器，那么也可以使用并行輸出adc。滿足設計要求，具備更高采樣率的adc是max1304，它是高速、12位、多路、同時采樣adc，并行輸出。
為實現精確測量，可以使用分辨率更高的sar adc，如max1069 (14位)或max1169 (16位)。這些多路adc具有較高的直流精度(±1 lsb的inl和dnl)、較大的動態范圍(90db的snr)，以及可選的i2c、spi或并行接口。
為進行原型設計和基本驗證，本設計使用了兩片max176 adc。max176采用dip封裝，易于在面包板上測試。adc包括內部采樣/保持電路，0.4μs 采集時間、內部基準、3.5μs (最大)轉換時間以及低至148mw的功耗。
總結
該設計開發了一個硬件連接的fsk控制回路，工作在連續模式下，以有限的延遲時間發送低頻帶數據。adc對數據進行數字化處理，adc輸出作為控制位控制pll，從而得到一個簡潔、緊湊、元件數最少的fsk解決方案。為使延遲時間最小，將粗調和細調電壓與相位檢測器輸出相結合，使pll鎖定時間減到最小。adc、pll或vco的選型取決于具體應用。
評論