集成運放參數測試儀設計方案

系統電路原理圖如圖5-3-1所示。通過繼電器的切換實現四個基本參數和大量程的轉換。測量開環放大倍數和共模抑制比的基準信號采用DDS合成技術產生（DDS合成控制器通過硬件編程在FPGA內部生成）。信號的幅值通過精密整流后的響應信號高速采樣，再經過數字信號處理的方法獲得。采樣信號的幅值測量采用等精度測量方法，通過程控放大器將采樣信號的幅度控制在1-3.3V之間，這樣可以使小信號測量時有效位數增多，又克服了測量大信號量程不足的限制。
　　-3dB帶寬的測量，通過FPGA與外部鎖相環對30MHz信號進行分頻與倍頻，產生高精確度的掃頻信號，然后通過隔直電容加到被測放大器的同相輸入端（放大器通過繼電器切換接成單位增益組態），放大器的輸出信號通過隔直電容加到有效值轉換芯片的輸入端。掃頻信號從40kHz開始逐漸增大，同時通過AD檢測有效值轉換芯片的輸出電壓，當輸出電壓下降到原來的0.707倍時記下此時的頻率值既是-3dB帶寬截止頻率。
　　上升時間的測量，單片機向某一特定地址中寫入任意值,啟動上升時間測量功能。接著FPGA輸出一階躍信號給被測放大器(被測放大器也接成單位增益組態),同時啟動高速計數，放大器的輸出信號送給一比較電平設為0.9Vdd的高速比較器,當放大器輸出端的信號增大到0.9Vdd時比較器輸出高電平,FPGA內部計數器停止計數。如圖2-1-2根據此計數值和計數時鐘的頻率便可以得到上升時間。

圖2-2-1無操作系統與有操作系統的區別 　　

設計到很多的硬件、軟件及其混合的設計。采用操作系統的架構來組織，將非常有利于我們小組各個成員之間的協作開發。有的人專注于服務進程以及用戶界面和數據處理，有人專注于FPGA系統總線和外圍器件以及底層驅動程序的設計。
　　Mini OS是一款擁有可裁剪、多任務的占先式內核的操作系統。它的任務調用及中斷時間是可知道的，因此，采用Mini OS操作系統將大幅改善軟件設計的環境，提高軟件設計的規范。且該系統的底層模塊完全采用匯編語言編寫，然后采用操作系統調度的方法，很大程度上提高了系統的實時性和執行效率。如圖2-2-2
圖2-2-2 Mini OS 各進程示意圖（三）其他系統擴展
1、語音播報方案
　　為了豐富人機的接口我們增加了語音的播報利用 凌陽SPCE061位單片機的語音處理功能。只須調用庫函數即可以實現音頻編程或自己錄制語音資源就可以實現語音播放以及語音報警功能。
2、打印功能
　　為了能夠將測量數據打印出來，我們采用了TL58打印機，該打印機小型、輕便、我們使用并口打印，控制也非常的方便。它帶國家一、二級字庫，可以滿足一般打印的需求。
3、串口通信功能
　為了適應網絡化的趨勢，為了能夠進行大批量的數據統計與分析我們設計了此與上位機進行通訊的串行數據接口。我們可以通過此串行接口，將一批運放的測量參數上傳到上位機，然后進行統計分析，對這一批運放的性能參數給出有效的估計。這在實際的科研、生產中比只測量一兩個放大器的參數具有更大的意義。我們還可以通過上位機控制下位機測量相應的參數，并在顯示屏上顯示下位機無法顯示的參數（如波特圖、對正弦信號相應的頻譜）具有虛擬儀器的功能。

三、各子模塊的設計
（一）輸入電壓4～40mV、輸入電流0～4mA量程轉換：
　量程轉換通過繼電器和程控放大器相結合實現。繼電器切換大量程；程控放大器切換小量程，最終將信號的幅度控制在1-3.3V之間，這樣既可以使小信號測量時有效位數增多，又克服了測量大信號量程不足的限制；保證了測量的精度和范圍，實現等精度測量。

圖3-3-1 DDS外圍電路 （四）單位增益帶寬測試：
　　在該功能中需要40KHZ--4MHZ的掃頻信號，我們通過FPGA和外部鎖相環對30MHz的系統時鐘進行程控分頻和倍頻生成，從而使產生的頻率可以進行數字控制，而且極其穩定。為了測試放大器的截止頻率，我們需要檢測單位增益組態的放大器對掃頻信號的響應情況。對于如此高頻的信號我們不能采用A/D采樣方法處理了，而是采用RMS真有效值轉換的芯片，進過實驗的測試我們最終選用AD637芯片。它的標定響應頻率為6MHZ。我們對其進行了檢測，該芯片完全符合我們的需求。圖3-1-1 程控放大器原理圖（自動量程轉換）

（二）靜態參數與動態參數的