基于FPGA的PCI總線接口設計

在現代數據采集及處理系統中，isa、eisa、mca等擴展總線已無法適應高速數據傳輸的要求，而pci局部總線以其優異性價比和適應性成為大多數系統的主流總線。

pci總線特點

pci總線寬度32位，可升級到64位；最高工作頻率33mhz，支持猝發工作方式，使傳輸速度更高；低隨機訪問延遲(對從總線上的主控寄存器到從屬寄存器的寫訪問延遲為60ns)；處理器/內存子系統能力完全一致；隱含的中央仲裁器；多路復用體系結構減少了管腳數和pci部件；給于isa、eisa、mac系統的pci擴展板，減少了用戶的開發成本；對pci擴展卡及元件能夠自動配置，實現設備的即插即用；處理器獨立，不依賴任何cpu，支持多種處理器及將來更高性能的處理器；支持64位地址；多主控制允許任何pci主設備和從設備之間進行點對點訪問；pci提供數據和地址的奇偶校驗功能，保證了數據的完整性和準確性。

pci接口開發現狀

目前開發pci接口大體有兩種方式，一是使用專用的pci接口芯片，可以實現完整的pci主控模塊和目標模塊接口功能，將復雜的pci總線接口轉換為相對簡單的用戶接口。用戶只要設計轉換后的總線接口即可，縮短了開發周期，缺點是用戶可能只用到部分pci接口功能，這樣造成了一定的邏輯資源浪費，也缺乏靈活性，很可能增加板上的組件，導致產品成本的增加和可靠性的降低。二是使用可編程器件，采用fpga的優點在于其靈活的可編程性，首先pci接口可以依據插卡功能進行最優化，而不必實現所有的pci功能，這樣可以節約系統的邏輯資源。而且，用戶可以將pci插卡上的其他用戶邏輯與pci接口邏輯集成在一個芯片上，實現緊湊的系統設計。當系統升級時，只需對可編程器件重新進行邏輯設計，而無需更新pcb版圖。現在已經有越來越多的用戶使用可編程器件如fpga、cpld等進行pci設備的開發。

本文所論述的pci接口控制器是作為一個轉換接口工作于pci總線與用戶設備之間，也可以認為其主要功能是起一個橋梁作用，完成用戶設備與pci總線間的信息傳送。

pci接口設計

在pci板卡的設計中，核心設計有時序控制和配置空間兩部分。時序控制保證了板卡能按正常的pci時序工作，配置空間部分保證了板卡的即插即用功能。在進行fpga設計時本設計使用的軟件是altera的max+plusii，開發芯片是epf10k20rc240-3。

● pci接口配置空間的實現

pci總線定義了3種物理地址空間，分別是存儲器地址空間、i/o地址空間和配置地址空間。

配置空間是pci所特有的一種空間，其目的在于提供一套適當的配置措施，使之滿足現行的和可預見的系統配置機構。配置空間是一長度為256字節并且有特定記錄結構的地址空間，可以在系統自舉時訪問，也可在其他時間訪問。該空間分為首部區和設備有關區兩部分，設備在每個區中只須實現必要的和與之相關的寄存器。配置空間的基地址寄存器提供了一種為設備指定存儲空間或i/o空間的機制。操作系統在啟動的時候要判斷系統中有多少存儲器、系統中的i/o設備需要多少地址空間，然后根據得到的結果，自動配置系統的存儲空間和i/o空間，實現設備無關管理。在本設計中，那些只讀的配置寄存器通過硬件連線到相應的值，因而不占用宏單元。通過配置寄存器，配置軟件可了解目標設備的存在、功能及配置要求。

(1)廠商id：此16位的只讀寄存器定義了設備的生產廠商，可以使用mach芯片最初的生產廠商－amd公司的id值1022。
(2)設備id：該值由生產廠商分配以識別其產品，可為除00000000h和0ffffffffh中的任意值。
(3)命令寄存器：此寄存器控制了設備響應pci訪問的能力。位1、6、8在本設計中被實現。本設計要求實現對存儲空間的訪問，位1設置為1，則設備響應pci對存儲器訪問；位6控制了設備對奇偶校驗錯誤的響應；當位8被設置為1時，設備能夠驅動serr線，0則禁止設備的serr輸出驅動器。在這里當系統復位后，位1、6、8被設置為0。
(4)狀態寄存器：此寄存器記錄了pci相關事件的信息。在本系統中，位9、10、11、14、15被設計實現。位10∶9為設備選擇(devsel#)定時，00b為慢速，01b為中速，10b為快速，11b保留。本設計這兩位被硬件連線為01b。當目標設備失敗時，位11被設置為1，當發生系統錯誤時位14置1，發生奇偶校驗錯誤時位15置1。
(5)基地址寄存器：該寄存器用來映射設備的存儲器地址空間，與設備地址空間大小相應的低位被強制為0，因此在配置寫交易中，配置軟件通過對這個寄存器的所有位寫1，然后再讀出該寄存器的值來決定設備存儲器所占用的地址范圍。位0用來定義設備是存儲器映射還是i/o映射，在本設計中，位0被設為低以表明目標設備為存儲器映射的。
如需要256字節的存儲空間，配置軟件寫入0ffffffffh，本設備送出0ffffff00h，而配置軟件再次寫入基地址寄存器的值與本設備的0ffffff00h相與的結果就是基地址值，如配置軟件再次寫入0cd000000h則基地址值為0cd000000h。
(6)類代碼寄存器：這個24位的只讀寄存器用來說明設備的基本功能和它的可編程接口。這里，此寄存器被強制為018000h，即設備為大容量存儲控制器。
(7)首部類型寄存器：這個只讀寄存器的位0～6定義了首部格式，位7說明了設備為單功能還是多功能。首部類型1為pci-pci橋定義，首部類型2則用于pci cardbus橋。在本設計中寄存器被強制為0來顯示其為單功能設備且首部類型為0。

● 時序控制
---在時序控制程序中采用狀態機模型來實現不同時序的轉換。各種命令、數據交換、控制均在狀態機的管理下進行工作。pci總線上的信號是并行工作的，因此，對應每個狀態必須明確其執行的任務。這些任務要用vhdl的進程語句來描述所發生的事件。本設計中的狀態機共使用了6種狀態，它以從設備響應狀況為依據，主要以devsel#信號和trdy#信號的狀況為依據。狀態機如圖1所示，分別對應空閑狀態(此狀態devsel#、trdy#和stop#以及其他輸出信號為高阻態)；準備狀態、devsel#和trdy#均為高電平狀態，devsel#為低電平且trdy#為高電平狀態，devsel#和trdy#均為低電平狀態；操作結束狀態(此狀態使devsel#、trdy#和stop#維持一個周期高電平)。本系統接到復位信號后對系統進行復位，然后轉入空閑狀態，在空閑狀態中采樣總線，并根據總線的變化來決定下一個時鐘上升沿后狀態機轉入何種狀態，這些時序和程序中用到的信號都是基本且必須的，在進行開發時可以根據需要增添必要的狀態和信號，vhdl對狀態機的描述如下。