設計性能:物理綜合與優化
加入技術交流群
引腳交換：LUT 的每個輸入引腳可能有不同的延遲，所有 Map 擁有交換引腳(以及關聯的 LUT 等式)的能力，以便將最關鍵的信號放置在最快的引腳上(圖 4)。
結論
賽靈思工具集中的物理綜合與優化功能將進一步走向成熟并隨著每個軟件版本的發布進行擴展。伴隨效果質量的改進，您可以期待著對優化類型的更多控制。其他計劃中的強化措施還包括在再優化階段考慮更多設計單元(例如允許將寄存器移入和移出 I/O 塊或塊 RAM 和 DSP 塊等專門功能)，以及將布線階段包含進物理綜合迭代過程，以及優化系統。
賽靈思 ISE 軟件中的物理綜合與優化工具是為在實現的打包和布局階段對您的 FPGA 設計的結構進行重新檢查而創建的。給定時序約束和物理版圖信息，在映射和布局布線階段優化綜合決策可極大地改進結果。
評論