使用MATLAB和Simulink算法創建FPGA原型

　　使用FPGA在環仿真加速驗證

　　使用系統級仿真和HDL協同仿真驗證DDC算法之后，便可以立即在FPGA目標平臺上部署DDC算法。對算法執行基于FPGA的驗證（也稱為FPGA在環仿真）可以增強對算法在現實環境中有效運行的信心。相比基于主機的HDL仿真，該驗證可以使工程師更快地運行測試方案。

　　對于DDC算法而言，可以使用Simulink模型驅動FPGA輸入激勵并分析FPGA的輸出（圖10）。與HDL協同仿真一樣，在Simulink中始終可以利用相關數據進行分析。

　　圖11對比了HDL協同仿真和FPGA在環仿真這兩種用于DDC設計的驗證方法。在本案例中，FPGA在環仿真的速度是HDL協同仿真的23倍。這樣的速度提升使工程師能夠運行更廣泛的測試用例并對其設計進行回歸測試。這使他們能夠識別出有待進一步分析的潛在問題區域。

　　盡管HDL協同仿真速度較慢，但它卻提高了HDL代碼的可見性。因此，它很適合針對FPGA在環仿真過程中發現的問題區域進行更詳細的分析。

　　總結

　　如果工程師遵循本文所述的四種最佳方法，開發FPGA原型將比傳統的手動工作流程快出許多，并能使工程師信心倍增。此外，工程師還可以在整個開發過程中繼續優化自己的模型，并快速地重新生成有關FPGA實現的代碼。與依賴手工編寫HDL的傳統工作流程相比，這種能力可以顯著縮短設計迭代的周期。