賽普拉斯PSoC4芯片揭秘：玩轉(zhuǎn)SAR ADC模塊

Cypress在2013年第二季度推出了新一代可編程片上系統(tǒng)PSoC4系列產(chǎn)品，作為PSoC（Programmable System on Chip）芯片家族中的一員，PSoC4保持了Cypress具有特色的片內(nèi)可編程數(shù)字資源和豐富的模擬資源，同時由于采用ARM Cortex-M0作為處理核心，其運算性能也有顯著提高。PSoC4內(nèi)含許多獨具匠心的功能模塊，逐次逼近式模數(shù)轉(zhuǎn)換器（Successive Approximation Register Analog Digital Convertor，以下簡稱SAR ADC）就是其中之一。本文即以SAR ADC為例，介紹如何使用PSoC4實現(xiàn)產(chǎn)品設計。

　　PSoC4簡介

　　PSoC4現(xiàn)包含CY8C4100和CYCY8C4200兩個產(chǎn)品系列，均采用ARM Cortex-M0作為處理核心。PSoC4具有靈活的可編程和可重新配置的模擬、數(shù)字模塊，結合芯片內(nèi)部靈活的互聯(lián)網(wǎng)絡，可以使用一塊芯片實現(xiàn)復雜的混合信號設計。

　　圖1是PSoC4的系統(tǒng)框圖，以下概括了其主要特性，詳細內(nèi)容可以參考Cypress網(wǎng)站上的PSoC4的數(shù)據(jù)手冊。

　　● 48MHz ARM Cortex-M0中央處理器，支持單周期乘法

　　● 最大支持32KB閃存（Flash），最大支持4KB SRAM存儲器

　　● 高達36個可靈活配置的通用輸入輸出管腳（GPIO），均可配置為觸摸感應輸入

　　● 兩個可靈活配置驅(qū)動能力和帶寬的運算放大器，可以工作在比較器模式，也可做ADC的輸入緩沖器

　　● 一個12-bit 1M采樣率的SAR ADC，支持差分和單端輸入，無軟件開銷的輸入通道切換，硬件實現(xiàn)的采樣結果平均，采樣結果范圍比較

　　● 兩個電流數(shù)模轉(zhuǎn)換器（IDAC），不用于CapSense時可以輸出給內(nèi)部模塊，或通過GPIO輸出用于其他用途

　　● 兩個內(nèi)部低功耗比較器，可以在深度睡眠和休眠模式下工作，可以產(chǎn)生喚醒信號中斷睡眠

　　● 一個電容感應（CapSense）模塊，提供極佳的信噪比和防水功能，具有簡單易用的應用設計接口

　　● 四個通用數(shù)字模塊（UDB），每個包含兩個微型的可編程邏輯陣列和一個8位數(shù)據(jù)運算單元。Cypress提供了自定義組件功能，用戶可以根據(jù)設計需要，使用Verilog控制UDB實現(xiàn)用戶定制的功能模塊

　　● 2個可靈活配置的串行通訊模塊（SCB），每個均可配置成SPI/UART/I2C，支持基于串口的LIN、IrDA、SmartCard協(xié)議

　　● 四個16比特的定時器/計數(shù)器/脈沖寬度調(diào)制模塊（TCPWM），支持中心對齊、邊沿對齊模式，偽隨機模式，支持靈活的死區(qū)控制，PWM可與ADC同步，用戶可自定義在PWM周期內(nèi)任一時刻觸發(fā)ADC轉(zhuǎn)換），支持同步刷新PWM的占空比

　　圖1：PSoC4芯片系統(tǒng)框圖