ARM11 s3c6410系列教程之一：時鐘

　　CLK_DIV0寄存器主要用于系統時鐘的設置，寄存器意義如下：

　　APLL、MPLL通過ARM_RATIO 和MPLL_RATIO寄存器來設置。通過設置CLK_DIV0可以實現各種時鐘在需要的時鐘下。

　　具體設置如下：

　　我們確定MDIV為266，PDIV為3，SDIV為1，則FOUT=266*12/(3*21)=532MHz, 這樣就可以完成我們的高頻率工作了。APLL_CON寄存器各位意義如下：

　　我們確定MDIV為266，PDIV為3，SDIV為1，則FOUT=266*12/(3*21)=532MHz,

　　這樣就可以完成我們的高頻率工作了。具體設置如下：

　　下面來看下系統如何達到你想需要的時鐘頻率：

　　當系統供電后，復位開關為低時，XTIpll開始起振在12MHz，當復位開關為高時，系統時鐘開始開始工作在12MHz，這時通過設置PLL LOCK時間，在這段時間內，VCO可以使系統的時鐘達到我們需要的532MHz，通過設置時鐘源選擇控制器低三位為1來使用532MHz的時鐘，這時，系統就達到了532MHz了。其余的時鐘設置也如此。