基于CC―NUMA的多處理器系統研究
加入技術交流群
圖4中展現了北橋架構細節，包括交叉通道(XBar)、內存管理器之間的路由指令和數據信息、3個HyperTransport(超傳輸)技術的連接和處理器自己的系統請求接口(System Request Interface，SRI)。
現在對Opteron處理器組成的CC―NUMA系統的內存訪問進行分析。將內存訪問分為本地訪問和遠程訪問。如圖5所示為hops圖，處理器對本地存儲器的訪問，由于其無需經過節點，訪問路程為O―hop(跳躍)，依次的處理器分別需要經過1個和2個其他的處理器才能訪問遠程存儲器，路程分別為1一 hop和2-hops。Opteron處理器支持在無其他任何芯片組連接的情況下支持無粘合地將至多8個處理器連接成CC―NUMA多處理器系統。如圖6 所示為8個處理器拓撲，它有將8個處理器連接成多處理器系統的兩種方案。在圖6中，提供兩條HyperTransport I／0通道，32 GB／s的對分帶寬，經過計算其平均訪問路程為1．64 hops。圖6提供了4條HyperTransport I／O通道，25．6 GB／s的對分帶寬，1．71hops的平均訪問路程。這兩種方案各有所長，前者I／O帶寬雖然小于后者，但提供了更高的處理器間帶寬和更小的平均訪問路程，在訪問延遲上也相當小，所以在總體性能上優于后者。本文引用地址：http://www.104case.com/article/202701.htm
3 新型架構
考慮到以上兩種架構所用的處理器具有特殊性，都有獨有的處理器間互聯總線，不能推廣到大部分處理器。而Origin2000的架構過于復雜，也就失去了其普遍性。故在此，基于前幾種架構，提出一種更加簡單、通用的CC―NUMA框架，如圖7所示為一個四處理器的系統原理圖。
圖7中，整個系統完全是一個模塊化的架構，各個模塊之間都是獨立的，包括CPU、內存控制器、存儲器路由器、存儲器以及I／0系統。每個CPU有自己的CACHE、內存控制器和可共享的本地存儲器，CPU可以直接訪問本地存儲器，也可以通過存儲器路由選擇存儲器，然后訪問遠程存儲器。CACHE的一致性也通過存儲器路由實現。這樣，在CPU L2 CACHE比較大的情況下，CPU可以較少地訪問存儲器，或者可以很快地訪問本地存儲器，減少在訪問遠程存儲器時的延遲。各處理器之間的互聯可以通過現有的各種總線完成，如PCI一E，RAPIDI／O等，這樣既利用了現有技術，又很方便，具體實現還在研究中。
存儲器路由的選擇可以由高速FPGA實現，不同的FPGA可以擴展到不同數量、類型的處理器，所以整個系統的擴展性大大提高。
系統帶寬取決于內存控制器帶寬，其平均的訪問路程為1．5 hops，明顯低于前面幾種架構的延遲。在總體性能上主要取決于FPGA路由器的性能。當前的高速FPGA在頻率吞吐量上可以達到500 MHz以上的速度，在單引腳上可以達到6．5 Gb／s的傳輸，完全可以滿足存儲器路由的帶寬要求，并且其高頻率也可以有效控制整個系統的訪存延遲。
整個系統可以快速地配置起來，并且可以擴展。所用的處理器可以是X86架構的處理器、PowerPc、MIPS處理器等，甚至一些嵌入式處理器也可以使用，真正達到了通用性。
4 結 語
多處理器系統的建構是一個很復雜的工程，要想充分發揮硬件架構的性能優勢還需要操作系統及應用程序的配合，不同的操作系統及應用程序運行在同樣的處理構架上其性能表現也會大相徑庭。
評論