串行數據轉換器接口

如果作用時間很短，雖然不會損壞器件，但是會增強器件中通常不起作用的襯底對其它 晶體管的影響，從而導致將每個作用脈沖檢測為多個時鐘脈沖。這種脈沖抖動對串行式轉換 器影響很厲害，而對并行式轉換器則差一些。因為讀周期和寫周期通常都取決于所施加的 第一 個脈沖，而后邊的脈沖無關緊要。但是，如果在轉換期間出現這種干擾信號，無論是串行還 是并行式轉換器都要受到噪聲的影響。

圖109示出了如何很容易地減小過沖。在出現問

圖109 用來減小過沖的低通濾波器

題的數字輸入信號線上串聯一個小電阻。這個電阻與數字輸入端的寄生電容 C par 結合起來可構成一個低通濾波器，從而可 以消除接受信號的任何振蕩。一般推薦使用50Ω的電阻，但是做一些實驗可能是必要的。如 果數字輸入端的內部電容不夠大，還可在這個輸入端加一個外接電容。這時實驗是必要的， 但開始最好選10pF左右的電容。

問：你已經談到時鐘信號過沖會使轉換器的噪聲惡化。從接口技術的角度來看，是否有 其它方法來改善其信噪比?

答：因為你的系統在混合信號(模擬與數字)環境下工作，所以接地方法至關重要。你可 能知道，因為數字電路是一種噪聲源，所以模擬地與數字地應該分開，只在一點會合。這種 接地方法通常只用在電源上。實際上，如果模擬器件和數字器件共用一個電源，例如+5V或+ 33V單電源系統，只有連接模擬地與數字地才能在電源返回，別無選擇。具體數據轉換器 的 產品說明可能指導你對器件的AGND腳和DGND腳如何連接。如果在兩點接地，那么應該如何避 免產生接地環路呢?

圖1010示出了解決這種困境的方法。關鍵在于數據轉換器的引腳中標記的AGND和DGND 腳 都是相對轉換器的部件而言的，用來與其它引腳連接。數據轉換器作為一個整體，應該按模 擬器件來處 理。所以將AGND和DGND腳連接到一起后，應該用一根線接到系統的模擬地。如果真的這樣做 ，會使轉換器的數字電流流入模擬接地平面，但這樣要比通常把轉換器的DGND腳接到噪聲數 字接地平面帶來的危害要小。這個例子還示出了一個接數字地的數字緩沖器，用來使轉換 器的串行數據引腳與有噪聲的串行數據總線相隔離。如果數據轉換器的引腳與微處理器的引 腳直接相連，那么可以不用這種緩沖器。

圖1010還示出了如何處理混合信號系統單電源

供電這樣一個越來越引人關注的普遍性問題。正如接

圖1010 模擬地與數字地的接線方法
地一樣，我們將電路中的模擬部分與數字部分的電源線(最好是電源平面)分開。我們將 數據轉換器的數字電源按模擬電源處理。但是有時候將模擬電源引腳與數字電源引腳用一種 電感的方式隔離起來是很必要的。請注意，轉換器的兩個電源引腳都應分別接去耦電容器。 具 體產品說明將推薦選用合適的電容器，但好的經驗規則是01μF。如果空間允許，每個器 件都應接一個10μF電容器。

問：我想在ADC與微處理器之間用光隔離器設計一個串行接口。當我使用這些器件時，應 該知道些什么?

答：為了構造一個簡單而又經濟的高壓隔離器可以使用光隔離器(又稱光耦合器)。在數 據轉換器與微處理器之間電流隔離作用的經驗還表明模擬系統的地與數字系統的地不必再連 接起來。正如圖10.11所示，精密ADC AD7714 與通用的微控制68HC11之間的

隔離串行接口只用3個光隔離器便可實現。

圖1011 ADC與微處理器之間的隔離串行接口

設計者應該知道，光隔離器的上升時間和下降時間非常慢。它與CMOS數據轉換器一起使 用會出現問題，即使在串行通信時以低速運行也是如此。CMOS邏輯輸入端設計成用規定的邏輯“0”或邏輯“1”來驅動。在這種狀態下，輸入端 提供和吸收很少量的電流。然而，當輸入電壓處于邏輯“0”與邏輯 “1”之間的變遷狀態時(08V到20 V)邏輯門消耗的電流數量將要增加。如果所用的光隔離器的上升時間和下降時間相當慢，那 么絕大部分時間都浪費在“死區”，從而產生邏輯門的自熱。這種自熱導致邏輯 門的閾值電壓向上漂移，從而導致轉換器將一個時鐘脈沖看作多個時鐘脈沖。為 了防止這種閾值抖動，應該使用施密特觸發器來緩沖來自光隔離器的信號線，以便將快速、 陡沿的時鐘信號傳送給數據轉換器。