防止3D集成電路過熱，有了新辦法

麻省理工學院林肯實驗室開發了一款專用芯片，用于測試和驗證封裝芯片堆棧的冷卻解決方案。

隨著對更強大、更高效的微電子系統的需求不斷增長，業界正轉向 3D 集成——將芯片堆疊在一起。這種垂直分層的架構可以將高性能處理器（例如用于人工智能的處理器）與其他用于通信或成像的高度專業化的芯片緊密封裝在一起。但世界各地的技術人員都面臨著一個重大挑戰：如何防止這些堆疊芯片過熱。

現在，麻省理工學院林肯實驗室開發了一款專用芯片，用于測試和驗證封裝芯片堆棧的冷卻解決方案。該芯片能夠消耗極高的功率，模擬高性能邏輯芯片，通過硅層和局部熱點產生熱量。然后，當冷卻技術應用于封裝芯片堆棧時，該芯片會測量溫度變化。當芯片被嵌入芯片堆棧中時，研究人員可以研究熱量如何在堆棧層中移動，并對保持芯片冷卻的進展進行基準測試。

「如果你只有一塊芯片，你可以從上方或下方進行冷卻。但如果你開始將多個芯片堆疊在一起，熱量就無處散發了。目前還沒有冷卻方法可以讓業界堆疊多個如此高性能的芯片，」Chenson Chen 說道，他與 Ryan Keech 共同領導了該芯片的開發，兩人都來自該實驗室的先進材料和微系統組。

該基準芯片目前正由波音公司和通用汽車共同擁有的研發公司 HRL 實驗室使用，用于開發用于 3D 異質集成（3DHI）系統的冷卻系統。異質集成是指將硅芯片與非硅芯片（例如射頻（RF）系統中使用的 III-V 族半導體）堆疊在一起。

「射頻元件會變得非常熱，并且在非常高的功率下運行——這給 3D 集成增加了額外的復雜性，這就是為什么如此需要這種測試能力，」Keech 說。

美國國防高級研究計劃局 (DARPA) 資助了該實驗室開發基準測試芯片，以支持 HRL 項目。所有這些研究都源自 DARPA 的「用于 3D 異構集成的微型集成熱管理系統 (Minitherms3D )」項目。

對于國防部而言，3DHI 為關鍵系統開辟了新的機遇。例如，3DHI 可以擴大雷達和通信系統的探測范圍，使先進傳感器能夠集成到無人駕駛飛機等小型平臺上，或者允許人工智能數據直接在現場系統（而非遠程數據中心）中進行處理。

該測試芯片是由該實驗室的電路設計師、電氣測試專家和微電子實驗室的技術人員合作開發的。

該芯片具有兩個功能：產生熱量和感測溫度。為了產生熱量，該團隊設計了能夠在極高功率密度下運行的電路，功率密度達到千瓦/平方厘米，與當前及未來高性能芯片的預計功率需求相當。他們還復制了這些芯片中的電路布局，使測試芯片可以作為替代品。

「我們調整了現有的硅技術，主要用來設計芯片級加熱器，」陳教授說道。他為該項目帶來了多年的復雜集成和芯片設計經驗。21 世紀初，他幫助實驗室率先制造了雙層和三層集成電路，引領了 3D 集成的早期發展。

芯片的加熱器模擬了堆棧內的背景熱量水平和局部熱點。熱點通常出現在芯片堆棧最隱蔽、最難以觸及的區域，這使得 3D 芯片開發人員難以評估冷卻方案（例如輸送冷液的微通道）是否能夠到達這些位置，并且是否足夠有效。

這就是溫度傳感元件的作用所在。芯片上分布著「微型溫度計」，當使用冷卻劑時，這些元件可以讀出芯片上多個位置的溫度。

這些溫度計實際上是二極管，或者說是開關，當施加電壓時，電流會流過電路。隨著二極管升溫，電流電壓比會發生變化?！肝覀兛梢詸z查二極管的性能，例如知道溫度是 200 攝氏度、100 攝氏度還是 50 攝氏度，」Keech 說。「我們創造性地思考了設備過熱失效的原因，然后利用這些特性設計出實用的測量工具。」

Chen 和 Keech，以及實驗室其他設計、制造和電氣測試專家，目前正與 HRL 實驗室的研究人員合作，將芯片與新型冷卻技術相結合，并將這些技術集成到 3DHI 堆棧中，以增強射頻信號功率。HRL 聯合首席研究員 Christopher Roper 在最近宣布該項目的新聞稿中表示：「我們需要冷卻相當于 190 多個筆記本電腦 CPU（中央處理器）的熱量，但尺寸要與單個 CPU 封裝相同?！?/p>

Keech 表示，快速交付芯片的時間表是通過芯片設計、制造、測試和 3D 異構集成等各個階段的團隊合作克服的挑戰。

他說：「堆疊架構被認為是微電子技術的下一個前沿。我們希望幫助美國政府找到有效整合這些架構的方法，并讓這些芯片發揮出最高的性能。」

實驗室團隊在 3 月 17 日至 20 日舉行的年度政府微電路應用和關鍵技術會議（GOMACTech）上展示了這項工作。