基于8O386系統的主模塊設計
加入技術交流群
處理器子系統主要完成系統控制、數據處理和計算、邏輯判斷、地址譯碼、時序邏輯生成和總線交換等功能；
存貯器子系統主要完成程序或數據的存貯和讀出，以保證系統執行預定的任務和操作；
板上I／O子系統主要完成串行口、并行口通訊、定時中斷和總線中斷等功能；
多總線接口子系統主要完成板上總線信號和多總線信號的轉換、傳遞、仲裁，以保證80386模塊通過多總線訪問板外存貯器、I／O等模塊。
2．2 80386模塊的原理描述
2．2．1 處理器子系統
處理器子系統包括80386中央處理器、80387協處理器和時鐘電路。80386不僅提供了Intcl 16位微處理器系統產品的全部特性，而且將物理地址空間擴展到4G字節，將數據通道擴大到32位。80386可按實地址方式和帶保護功能的虛擬地址方式PVAM兩種尋址模式工作。
80387協處理器和80386按同樣頻率工作，它擔負高速的數字運算，當CPU執行一個換碼指令時，協處理器開始執行程序。
82384時鐘發生器產生的時鐘作為CPU的輸入時鐘和系統時鐘，也對80387和其他控制電路作為同步或復位信號。
2．2．2 存貯器子系統
存貯器子系統包括程序存貯器EPROM、局部隨機存貯器SRAM、雙口隨機存貯器DPRAM，它們均采用16位寬度的存貯芯片。
EPROM存貯器采用雙字節單片EPROM芯片。通過配置跨線可選擇芯片的型號和容量。不論是實地址方式工作，還是PVAM方式工作，EPROM總是占用地址空間的最頂端。系統加電后，處理器子系統首先按FFFFOH地址到EPROM中執行第一條無條件跳轉指令，然后再根據跳轉地址執行EPROM中程序或到RAM中存取數據。
局部SRAM存貯器采用兩片或四片雙字節靜態RAM芯片，通過配置跨線可選擇SRAM存貯器的容量和起始地址，SRAM的數據位寬度為32位，通過對80386發出的字節選擇信號進行譯碼，可以以8位、16位或32位方式對SRAM進行讀寫操作。
雙口DPRAM存貯器采用兩片雙字節硬雙口RAM2芯片。80386可經過板內總線像訪問SRAM存貯器一樣讀寫DPRAM；Multibus總線上的其它主設備也可同時經由Multibus總線讀寫DPRAM，兩條通道同時訪問產生的競爭由雙口RAM內部進行裁決。可選擇DPRAM的起始地址，也可開放或關閉DPRAM。
2．2．3 板上I／O子系統
板上I／O子系統包括82C53可編程定時器、82C59A可編程中斷控制器、82C51A可編程串行控制器、82C55A可編程并行接口。
82C53包含三個可編程的定時器，一個作為82C51A的發送接收時鐘，另兩個作為系統定時器和跨線可選的中斷源。
82C59A共有兩片，一片作主片，一片作從片。主片的一根中斷請求線作為主、從片級聯，另外15級中斷請求跨線可選。
以82C51A為主的串行I／O通道可按RS232C或RS422標準配置，對82C51A編程可設置通訊波特率。
82C55A提供3個8位并行I／O口，通過對82C55A編程可選擇I／O處于三種工作方式的哪一種。
2．2．4 多總線接口子系統
80386模塊是多總線上的主板，它具有Multibus總線要求的全部信號。在80386系統中主模塊與其它功能模塊的聯系通過Multibus總線實現。板上使用8288總線控制器產生多總線存貯器或I／O讀寫信號；使用8289總線仲裁器決定當前總線周期屬于本板還是別的總線主設備。803 86可訪問Multibus總線接口的全部地址空間，Multibus總線的數據位寬度為16位，為了傳送80386的32位數據，微處理器把32位分成兩個字，分兩次通過多總線與其它設備傳輸數據。通過Multibus總線接口的數據字節交換邏輯。多總線也可以傳送8位數據。
3 80388模塊的結構設計
80386模塊采用高密度裝配和混合組裝工藝，采用熱設計原理，裝有冷板，便于器件散熱，以確保在最惡劣的環境下，模塊上的信號器件和功率器件的結溫不超過+110℃，冷板邊緣的溫度不超過+85℃。為了增強模塊的機械性能和裝配性能，板上裝有加固條、壓板和鎖緊裝置，為了便于模塊在機箱里插拔，板上裝有左、右杠桿，另外還有防止模塊插錯位置的定位銷。
4 結束語
本設計在抗惡劣環境加固計算機中得到了廣泛的應用，實踐證明整個設計結構堅固，抗震性好；性能穩定可靠，耐高、低溫性能好；電磁兼容性佳，能滿足抗惡劣環境計算機使用要求。本文引用地址：http://www.104case.com/article/202450.htm
評論