了解CMRR及其與ADC偏移誤差的關(guān)系

了解共模抑制比（CMRR）的變化如何影響模數(shù)轉(zhuǎn)換器（ADC）的性能。

在不同的應(yīng)用中，如傳感器測(cè)量系統(tǒng)和通信系統(tǒng)，我們觀察到ADC輸入端的共模信號(hào)不是恒定的。共模電壓的變化可能是由于噪聲分量引起的，該噪聲分量同樣耦合到ADC的兩個(gè)輸入端，或者源于正常的電路操作。

在本文中，我們將看到共模電平的變化如何影響ADC的性能。

為什么ADC的共模抑制很重要？

圖1顯示了RTD測(cè)量的簡(jiǎn)化圖。

RTD測(cè)量的示例圖。

圖1. RTD測(cè)量的示例圖。圖片由德州儀器公司提供

在上述示例中，激勵(lì)電流源迫使固定電流流過RTD和參考電阻器RREF。RTD上的電壓由ΔΣ（delta-sigma）ADC直接測(cè)量。RREF上的電壓也用于提供ADC的參考電壓，從而實(shí)現(xiàn)比率測(cè)量。

除了提供參考電壓外，RREF電平將RTD電壓移至ADC指定的輸入共模范圍內(nèi)。讓我們考慮一個(gè)100Ω鉑RTD系統(tǒng)的一些典型值。假設(shè)ADC使用單個(gè)3.3V電源工作，激勵(lì)電流為1mA。通常，中間電源在ADC的共模范圍內(nèi)。基于這個(gè)假設(shè)，我們可以使用RREF = 1.6 kΩ將RTD信號(hào)電平移至1.6 V，這接近電源電壓的中點(diǎn)。

接下來，假設(shè)RTD溫度從-100°C變化到400°C，RTD電阻從60.256Ω變化到247.092Ω。在這個(gè)例子中，AINN輸入保持在1.6V，而AINP輸入在指定的溫度范圍內(nèi)從大約1.66V變化到1.847V。如果我們假設(shè)在假設(shè)的應(yīng)用中溫度變化遵循正弦波形，則AINN和AINP的電壓類似于圖2所示的波形。

示例應(yīng)用圖顯示了AINN、AINP和共模電壓的電壓與時(shí)間的關(guān)系。

圖2:示例應(yīng)用圖顯示AINN、AINP和共模電壓的電壓與時(shí)間的關(guān)系。

上圖中的綠色曲線顯示了AINN和AINP的平均值，這是輸入端所經(jīng)歷的共模電壓。在這個(gè)例子中，共模電壓不是恒定的，變化了大約100 mVp-p。在理想情況下，這應(yīng)該不是問題。理想的差分ADC測(cè)量其兩個(gè)輸入端之間的電壓差，并完全消除任何共模信號(hào)，如圖3所示。

一個(gè)示例ADC測(cè)量其兩個(gè)輸入之間的電壓差，消除共模信號(hào)。

圖3. ADC測(cè)量其兩個(gè)輸入之間的電壓差，消除共模信號(hào)的示例。圖片由Microchip提供

然而，在現(xiàn)實(shí)世界的ADC中，共模信號(hào)只是被衰減，而不是被完全抑制。共模抑制比（CMRR）是一個(gè)重要的規(guī)格，它表征了ADC阻止共模信號(hào)出現(xiàn)在ADC輸出端的能力。

ADC共模抑制比方程

傳統(tǒng)教科書中對(duì)共模抑制比（CMRR）的定義是電路的差模增益（Adiff）與共模增益（Acm）之比。從數(shù)學(xué)上講，我們得到方程式1：

方程式1。

在ADC的上下文中，差模增益是ADC線性模型的斜率，定義為輸出碼變化與差分輸入變化之比。同樣，Acm是通過將輸出碼變化除以輸入共模信號(hào)變化來求得的。除了輸出碼變化，我們還可以使用輸出碼變化的模擬等效值來求得Acm、Adiff和CMRR。CMRR通常使用等式2以dB表示：

方程式2。

例如，下表提供了AD4030-24的CMRR規(guī)格。

表1. 數(shù)據(jù)由Analog Devices提供

該設(shè)備在10 kHz的共模信號(hào)下表現(xiàn)出132 dB的CMRR。我們稍后將討論CMRR規(guī)格的一個(gè)重要測(cè)試條件是輸入共模，CMRR是在該條件下測(cè)量的。如您所見，AD4030-24 CMRR測(cè)試的輸入共模為2.5 V。

那么，AD4030-24具有132 dB的CMRR意味著什么呢？這意味著，假設(shè)Adiff = 1，AD4030-24在輸出端將輸入共模信號(hào)衰減了132 dB。請(qǐng)注意，CMRR規(guī)格是頻率相關(guān)的。數(shù)據(jù)表通常提供器件CMRR與頻率的關(guān)系圖。圖4顯示了AD4030-24的CMRR如何隨頻率變化。

AD4020-24的共模抑制比（CMRR）頻率變化。

圖4 AD4020-24的共模抑制比（CMRR）頻率變化。圖片由Analog Devices提供

在10 kHz以下，該設(shè)備可以提供大于132 dB的CMRR。如果您考慮特定頻率的性能，則應(yīng)考慮該頻率下的CMRR。

共模變化引起的輸入錯(cuò)誤

除了上述討論的方程外，我們還可以通過參考ADC輸入的共模變化產(chǎn)生的誤差來推導(dǎo)出另一個(gè)有用的方程。假設(shè)輸入共模電壓變化ΔVcm，導(dǎo)致輸出碼變化一定的值。如果輸出碼變化的模擬等效量為ΔVout，則有：

我們可以說，改變輸入共模ΔVcm會(huì)在ADC輸出端產(chǎn)生不想要的誤差ΔVout。為了將此誤差與輸入相關(guān)聯(lián)，我們可以將其除以ADC差模增益，得到：

將方程式1代入上述方程式，我們得到方程式3：

方程式3。

這意味著改變共模電壓ΔVcm的影響可以通過一個(gè)等于的誤差項(xiàng)來建模|ΔVcm|CMRR

|ΔVcm|CMRR$\frac{|\Delta V_{cm}|}{CMRR}$ |ΔVcm|CMRR|ΔVcm|CMRR|ΔVcm|CMRR在ADC輸入端。

請(qǐng)注意，我們使用等式1提供的CMRR定義來推導(dǎo)上述等式。如果CMRR以dB為單位給出，則應(yīng)首先使用等式2找到以V/V為單位的等效CMRR值，然后應(yīng)用等式3。

讓我們來看一個(gè)例子。

共模ADC測(cè)量示例：

假設(shè)在2.5 V的共模輸入下測(cè)量ADC的不同直流規(guī)格，包括CMRR參數(shù)。對(duì)于低頻共模信號(hào)，ADC的最小CMRR為100 dB。在我們的應(yīng)用中，以下信號(hào)被應(yīng)用于ADC差分輸入：

如您所見，ADC 在與數(shù)據(jù)表中指定的測(cè)試條件不同的共模電平下使用。這將對(duì)性能產(chǎn)生什么影響？

在此示例中，共模輸入為3.5 V，而不是數(shù)據(jù)表測(cè)量中使用的2.5 V。通過更改共模輸入 $|\Delta V_{cm}|=1$

 產(chǎn)生一個(gè)輸入相關(guān)的誤差項(xiàng)，該誤差項(xiàng)可以通過以下方式找到（方程式3）：

請(qǐng)注意，100 dB的CMRR會(huì)產(chǎn)生

$\frac{A_{diff}}{A_{cm}}={10}^5\frac{V}{V}$，在上述方程式中使用。

這個(gè)例子表明，將輸入共模電壓改變一個(gè)固定值會(huì)導(dǎo)致恒定的輸入?yún)⒖颊`差。換句話說，我們可以通過ADC偏移誤差的變化來模擬共模值的恒定變化。在上面的例子中，如果數(shù)據(jù)表偏移誤差（在輸入共模電壓為2.5V時(shí)指定）為±30μV，那么我們現(xiàn)在預(yù)計(jì)它會(huì)增加到±40μV。

在ADC輸出端，可以很容易地校準(zhǔn)出恒定的偏移誤差。然而，變化的共模電壓會(huì)導(dǎo)致ADC輸入端出現(xiàn)變化的誤差。共模變化可能是由共模噪聲引起的，例如來自電力線的50/60 Hz噪聲，或者它們可能僅僅源于我們系統(tǒng)的正常運(yùn)行，就像文章開頭討論的RTD測(cè)量系統(tǒng)一樣。

關(guān)于ADC輸入共模范圍的一點(diǎn)說明

不同的ADC被設(shè)計(jì)用于支持不同的輸入共模范圍。許多全差分逐次逼近寄存器（SAR）ADC的輸入共模范圍僅限于VREF/2附近的小范圍。典型范圍為（VREF/2）±100 mV。在這些情況下，我們需要將前一級(jí)的輸出共模保持在ADC的共模范圍內(nèi)。圖5顯示了如何使用具有輸出共模引腳（Vocm）的全差分放大器（FDA）將FDA輸出的共模電平固定在VREF/2。

圖表顯示了一個(gè)全差分放大器，帶有一個(gè)輸出共模引腳，用于固定共模電平。

圖5. 示意圖顯示了帶有輸出共模引腳的全差分放大器，用于固定共模電平。圖片由德州儀器（TI）提供

此外，還有輸入共模范圍較寬的SAR ADC。這種類型的例子（圖6）是Analog Devices的LTC2311-16。

LTC2311-16的方框圖。

圖6 LTC2311-16的框圖。圖片由Analog Devices提供

該器件的寬輸入共模范圍允許不同的輸入配置，例如如下所示的偽差分單極配置。請(qǐng)注意，在此示例中，輸入共模從0變化到VREF/2。

另一方面，大多數(shù)ΔΣ ADC的設(shè)計(jì)目標(biāo)是提供比SAR ADC相對(duì)較大的輸入共模范圍。由于許多ΔΣ ADC內(nèi)置了可編程增益放大器（PGA），應(yīng)注意的是，如果我們配置PGA以更高的增益運(yùn)行，ADC的共模范圍可能會(huì)更小。

ADC電源抑制比（PSRR）

電源抑制比（PSRR）是ADC抑制電源變化的能力。與CMRR效應(yīng)類似，有限PSRR的效應(yīng)可以建模為ADC輸入端的誤差源。在這種情況下，輸入?yún)⒖颊`差由下式給出：

解釋：

|ΔVps|表示電源電壓的變化。