Astera Labs 推出業界首個 CXL? 2.0 Memory Accelerator SoC Platform

智能系統連接解決方案的先驅 Astera Labs 近日宣布為 Compute Express Link (CXL) 1.1/2.0 互連推出全新 Leo Memory Accelerator Platform，該平臺可為處理器、工作負載加速器和智能 I/O 設備實現強大的分解內存池化和擴展。Leo 解決了處理器的內存帶寬瓶頸和容量限制，同時提供了對大規模企業和云服務器部署來說至關重要的內置機群管理(Fleet Management)和深度診斷功能。

Astera labs 首席執行官 Jitendra Mohan 表示：“CXL 是超大規模數據中心的真正顛覆者，提供內存擴展和池化功能，可為以數據為中心的可組合計算基礎架構新時代提供支持。我們與領先的處理器供應商、系統 OEM 和戰略云客戶同步開發了 Leo SoC 平臺，以推出下一代內存互連解決方案。”

CXL 是一個基礎標準，并已證實是實現云端人工智能愿景的關鍵推動因素。Astera Labs 為這項激動人心的技術做出了驕人貢獻，并且正在與業界主要領導者合作開發 CXL 技術，以加快強大生態系統的開發和部署。

Intel 技術計劃總監 Jim Pappas 表示：“CXL 的推出為在 CPU 與加速器之間建立統一且連貫的內存空間奠定了重要能力基礎，這一創新將徹底改變未來幾年數據中心服務器架構的構建方式。Astera Labs 的 Leo CXL Memory Accelerator Platform 是 Intel 生態系統在主機與附屬設備之間實現共享內存空間的一個重要推動因素。”

作為業界首個實施 CXL.memory (CXL.mem) 協議的 CXL SoC 解決方案，Leo CXL Memory Accelerator Platform 支持 CPU 訪問并管理 CXL 附加的 DRAM 和持久內存，從而能夠在不影響性能的情況下大規模高效利用集中式內存資源。

AMD 客戶兼容性總監 Michael Hall 表示：“AMD 認識到 CXL 為異構計算帶來的巨大價值，可通過資源分解來滿足行業對增加計算容量和加快數據處理的需求。像 Astera Labs 的 Leo Memory Accelerator Platform 之類的解決方案對于在 AMD 處理器、加速器和內存擴展之間實現更緊密的耦合來說至關重要。”

由 IC 和硬件組成的 Leo Platform 將整體內存帶寬提高了 32 GT/s/Lane，容量提高多達 2TB，同時保持超低延遲，并提供服務器級別的 RAS 功能，以實現強大而可靠的云規模操作。

Arm 戰略細分市場高級總監 John DaCosta 表示:“為了繼續推動異構計算的快速增長，我們需要消除一些障礙，比如跨一般企業、超大規模企業、存儲和加速器應用來擴展內存和實現高速互連的成本。Arm 認為 CXL 是該領域的重要推動力，Astera Labs 的新平臺有助于利用基于 Arm^? 的技術來解決云和邊緣計算數據中心的這些需求。”

Astera Labs 憑借其無與倫比的 CXL 連接專業知識以及對無縫生態系統互操作性的關注，繼續推動下一波超大規模的數據中心創新。

CXL Consortium 總裁 Barry McAuliffe 表示:“Astera Labs 一直是 CXL Consortium 的重要成員，在實現異構計算架構的連接方面貢獻了自己的專長。我們很高興看到 Astera Labs 推出其首個 CXL 內存擴展和池化解決方案，為快速擴展的 CXL 生態系統提供支持。”

基于在 Aries CXL Smart Retimers 上取得的成功，Leo CXL Memory Accelerator Platform 擴展了 Astera Labs 的解決方案系列，釋放了 CXL 互連的真正潛力。公司的突破性解決方案組合現在包含多個優秀產品系列，可為基于復雜異構計算架構和可組合分解拓撲并以數據為中心的現代系統建立連接。