Ashling宣布RiscFree支持Arm和RISC-V的同時調試

　　Ashling是一家嵌入式開發工具提供商，日前宣布在Ashling的RiscFree中為異構多核Arm和RISC-V開發提供高級支持IDE和調試器。該解決方案允許復雜的多架構、多核異構項目的開發人員使用連接到多核目標設備的單個調試探針。

本文引用地址：http://www.104case.com/article/202010/419671.htm　　越來越多的設計師開始轉向多核設計，并將不同的處理器架構（即異構內核）集成到單個SoC上。隨著工業、汽車、醫療、電信、人工智能和物聯網設計的發展和需求，SoC設計變得越來越復雜，需要組合多個CPU核（如Arm和RISC-V）已成為一種必須，而不僅僅是奢侈品，以滿足新興市場的需求，包括功能、性能和功耗要求。
　　Ashling RiscFree IDE現在為嵌入式開發市場提供了一個工具集，使用一個調試器實例，使用JTAG或Arm SWD Coresight核心調試接口編程和調試Arm和RISC-V嵌入式設備的任何組合。
　　“我們很高興宣布RiscFree與我們的Arm和RISC-V客戶和生態系統合作伙伴密切合作，為Arm和RISC-V設備提供多核、同步調試支持。”Ashling董事總經理Hugh O'Keeffe表示，“隨著多核設計的激增，我們相信Arm和RISC-V內核SoC的結合將在包括人工智能和基于物聯網的設計在內的市場上建立強有力的立足點。”
　　結合Ashling的硬件調試和跟蹤探針，RiscFree在同一個調試實例中提供專用的調試視圖，允許同時對所有目標核心進行可見性和控制。