EPFL實驗室開發設計低功耗電路的方法

洛桑聯邦理工學院（EPFL）實驗室提出了一種新型的邏輯圖和相關的優化方法，可用于設計能效，速度或尺寸提高近20％的計算機芯片。該實驗室剛剛與電子設計自動化和芯片制造軟件的全球領導者Synopsys簽訂了許可協議。

EPFL的集成系統實驗室（LSI）已開發出一種方法，可通過以全新的方式繪制邏輯流程來降低計算機芯片的功耗要求。通過對電子電路上數十億個晶體管的門使用一組不同的邏輯功能，該系統縮短了電路的計算步驟。這意味著芯片設計人員可以使他們的芯片更小，更快或更節能。行業領導者Synopsys剛剛通過非排他性許可協議獲得了使用該技術的權利。

流式邏輯結構，可提供功能更強大的芯片

今天，大多數工程師使用電子設計自動化軟件來設計電路。該軟件程序將復雜的計算模型轉換成數十億個微型晶體管的迷宮。由Giovanni De Micheli領導的LSI實驗室在設計自動化方面擁有長期和享譽全球的經驗。只有很少的公司和商業產品在使用，可以支撐整個半導體行業的發展。盧卡·阿馬魯（LucaAmarù）–博士期間 LSI的學生-著手從根本上改變設計自動化軟件生成邏輯圖的方式，以產生更好的設計。

擁有計算機科學博士學位的Amarù提出了一種僅使用兩個邏輯原語的方法：多數和逆變器。這些功能顯示在多數逆變器圖（MIG）中。初步研究表明，他的方法可以減少執行給定任務所需的邏輯步驟。后來的實驗證實了這一點，發現MIG優化相對于標準程序平均減少了18％的邏輯級別。這樣可以釋放晶體管的能力來完成其他任務；工程師還可以利用這些收益來提高芯片速度或縮小設備尺寸。

現在，他是Synopsys的高級研發經理，他的發現進一步擴大了。他還開發了一種新的布爾代數來表示邏輯函數，這為他的系統帶來了額外的效率提升。

比以往更小，更快的芯片

實驗室測試表明，Amarù的方法還可以與市場上已有的組件（例如加法器和除法器）配合使用。根據安排許可證協議的EPFL技術轉讓經理Mauro Lattuada的說法，該方法構成了重要的革命：“這種繪制集成電路圖的新方法不僅將功耗，計算時間或空間減少了近20％ ，但也為我們提供了可用于其他應用程序的新邏輯范例，例如設計和改進FPGA [現場可編程門陣列]或搜索和分析數據集。”