基于LPC1764的多道脈沖幅度分析器的電路設計
加入技術交流群
3 CPLD外圍電路和片內電路設計
由于A／D轉換的速率為40 MHz，如果由單片機直接對每秒40M次的采樣數據進行處理，要通過指令完成脈沖甄別、尋峰和分類計數對單片機的性能要求較高。本設計采用CPLD和單片機相結合的方式，由CPLD完成對脈沖數據的脈沖甄別和尋峰，由單片機讀取峰值數據進行分類計數。單片機只需滿足最大脈沖速率的分類計數要求即可，因此大大降低了對單片機性能的要求。
本設計采用ALTERA公司生產的CPLD芯片MAXEPM3064。EPM3064是ALTERA MAX3000A系列中的常用芯片，功耗低，具有64個宏單元和1 250個邏輯門，傳輸延時僅為4．5 ns。本設計共使用EPM3064 39個輸入輸出引腳，其中包括12位A／D轉換數據和40 MHz轉換時鐘輸入，12位脈沖甄別門限數據輸入，12位脈沖峰值數據輸出和1位峰值數據有效狀態輸出及1位有效狀態清除輸入。EPM3064的片內電路如圖3所示。
其中，lpm_compare0將脈沖信號數據與脈沖甄別門限數據進行比較以形成脈沖，并在脈沖的下降沿使READY輸出為高。lpm_comparel和lpm_latch0一起在脈沖有效時間內產生控制信號將峰值數據寫入lpm_latch1。單片機在讀取峰值數據后通過nCLR置READY輸出為低。
4 單片機及USB接口電路設計
由于本設計對單片機的性能要求不是太高，但由于采用12位A／D采樣，脈沖幅度分析最高支持4 096道，需對4 096種幅度分類計數。假設每種幅度采取32位計數，共需16 KB SRAM保存計數值。為了減少采集的脈沖多道數據上傳計算機的時間，本設計采用USB傳輸方式。本文引用地址：http://www.104case.com/article/201809/388655.htm
為了減小單片機及外圍電路的復雜性，本設計采用NXP公司的LPC1764單片機。LPC1764是基于第二代Coertex—M3內核的ARM微控制器，速度高達120 MHz，片內具有128 KB FLASH存儲器和32 KB SRAM，具有豐富的片上外設。由于LPC1764的內部集成有完全兼容USB 2．0全速規范的USB Device，因此單片機及USB接口電路非常簡潔。其電路如圖4所示。
5 結語
本文設計了通過對脈沖信號直接高速A／D采集，由LPC1764微控制器與CPLD相結合對采集到的脈沖信號數據進行多道脈沖幅度分類處理的多道脈沖幅度分析器電路，該電路全部調試通過，并連接到NaI(TI)探測器對137Cs的能譜進行了測量，測量結果達到設計指標的要求。
評論