TD2SCDMA終端綜合測試儀物理層的軟硬件設計

1 引 言

最近，TD-SCDMA 綜合測試儀引起國內研究機構和國外測試儀表業巨頭很大興趣。文獻[1]指出了TD2SC2DMA 綜合測試儀是產業鏈的薄弱環節，文獻[1-2]提出了采用綜測儀構建一致性測試系統的方案。Agilent、R S 等計劃推出相應產品或正在進行研發。

綜合測試儀總體結構都由物理層、高層協議棧、主控，測量算法4 部分組成。TD-SCDMA 與WCD2MA、CDMA2000 、GSM 綜合測試儀的主要區別是物理層，其他部分可以借鑒已有測試系統。文獻[3 ]給出了WCDMA/ GSM 手機測試系統主控的軟件設計。

TD-SCDMA 系統與WCDMA 系統高層協議棧基本相同。測量算法也可以借鑒W DM 綜合測試儀的相應算法。所以實現物理層是實現TD-SCDMA 綜合測試儀的關鍵，需要重新研究設計。

綜合測試儀物理層具有系統仿真功能和射頻數據采集雙重任務。一般基站的物理層功能與系統仿真功能類似。雖然目前已經有大量文獻討論WCDMA 基站實現各個方面的問題，如文獻[4]比較了各種硬件平臺方案，文獻[5] 分析了各個算法的快速實現方法。但是，由于綜合測試儀物理層具有雙重任務，所以需要研究設計新的物理層實現方案來滿足要求。

本文在第2 部分簡要介紹了物理層與綜合測試儀其他部分的接口，第3、4 部分分別描述了物理層硬件平臺實現方案，DSP 和F PGA 程序設計方案。第5部分總結了物理層實驗結果。

2 物理層接口

綜合測試儀采用XI 總線架構，邏輯功能如圖1示。

圖1 　綜合測試儀邏輯功能圖

綜合測試儀物理層通過LVDS ( 低電壓差分信號) 接收來自Ae roFlex3030 的12 倍速IQ 信號，經過處理，把結果分2 路通過PXI 傳給測量算法以及協議棧。測量算法接收到物理層采集的12 倍速數據，得出ACL R、OBW、EVM 等測量數值。高層協議棧接收物理層解調的TD-SCDMA 信號，進一步進行L2 、L3 等高層協議處理。同時，物理層接收高層協議棧的數據，使用3 GPP 協議規定的算法進行處理之后，以1 倍速信號通過L VDS 傳輸到AeroFlex3020 ,最后通過功分器發射給待測終端。

3 物理層硬件平臺

物理層采用通用DSP 加FPGA 架構， 如圖2所示。

圖2 物理層硬件架構圖

硬件選用高性能的DSP 處理芯片---德州儀器面向通信應用的TMSC320C6416 處理器，其參數如下：主頻1 GHz ,二級緩存1 MB ,配備維特比協處理器(VCP) ,Turbo 碼譯碼協處理器( TCP) .F PGA 選用最新的Xilinx Vertex 芯片。

FP GA 與DSP 通過EMIFA 口以SBSRAM 方式連接，EMIF 時鐘采用100 MHz[ 6 ]，以確保高速數據交換。本設計沒有采用單獨的PXI 接口芯片，而采用TMSC320C6416 內置的PXI 接口模塊。采用這種XI 硬件連接，同時使用優化后W 編寫的驅動程序，完全可以滿足射頻12倍速信號采集的要求，而實現更加簡單。

4 DSP 和FPGA 程序設計

4.1 FPGA 程序設計

F PGA 采用ISE 開發環境，使用VHDL 語言描述FPGA 硬件電路。綜合測試儀物理層與一般基站物理層不同，要實現更加復雜的流程， 所以把盡量多的任務在DSP 完成。F PGA 內部只接收DSP 輸出的單倍速的數字信號，根據3 GPP 協議，實現根升余弦濾波，采用內插方法，把單倍速的數字信號變為24 倍速信號， 通過L VDS 模塊發送給AeroFlex 3020。同時，接收Are2oFlex3030 的24 倍速，數據分成2 路，一路4 倍速信號經過根升余弦用于解調TD-SCDMA 信號，另外一路12 倍速信號用于測量。

4.2 DSP 程序設計

DSP 主要功能是根據3 GP P 協議接收高層傳輸的信息，產生TD-SCDMA 信號，傳輸給FPGA 以及接收FPGA 4 倍速數字信號，之后解調TD-SCDMA 信號，把解調后的信號傳給高層。同時傳送12 倍速信號給射頻測量。DSP 流程圖如圖3 所示。

圖3 　DSP 流程圖