消除影響JESD204B鏈路傳輸的因素

　　圖2. 若轉換器僅使用13位采樣數據，則3個結束位可用于補充N'= 16的第二個8位字

　　結束位是無信息內容的偽數據位，僅用于完全填充未使用的空間。如果以重復靜態值填充結束位，它們可能會產生干擾雜散噪聲;但也可用來代表偽隨機序列。發送器和接收器都必須根據鏈路配置了解這些位不含信息，從而接收器可方便地將它們從相關數據流中去除。

　　我的鏈路模式沒有任何問題，但在正常工作模式下發送器不發送數據。在歷代轉換器中，低壓差分信號(LVDS)和并行接口允許對DAC或ADC的最低有效位(LSB)或最高有效位(MSB)進行簡單探測/調試，檢查函數轉換器是否正在工作。使用JESD204B接口時如何探測MSB或LSB?

　　這是JESD204B接口的少數幾個弊端之一。對LSB或MSB I/O進行電探測以便查看轉換器兩個方向的鏈路上是否存在正確的活動并不容易。這是因為，采樣數據以通道為單位進行串行化，因此無法輕易電探測特定的加權數據位。然而，如果您希望快速了解轉換器是否正在發送或接收任何有效數據(如果確實存在這些數據的話)，那么依然可以采用某些方法實現。

　　某些示波器供應商提供實時數據處理以便串行解碼8b/10b數據，并在示波器屏幕上顯示未編碼數據流。采用這種方法可以探測未加擾數據，從而確定鏈路上正在進行何種活動。

　　FPGA供應商提供內部探測軟件工具，通過一個USB加密狗將其與計算機相連，為系統設計人員提供一種觀察FPGA內發送和接收I/O數據的方法。另外，某些ASIC和轉換器提供內部串行回送自測模式，可用于辨認鏈路上的數據問題。

　　假設其他鏈路參數已知，如何計算轉換器的通道速率?

　　如果已知轉換器、ASIC或FPGA的其他關鍵參數，則使用JESD204B的系統設計人員能方便地計算出鏈路的通道數或通道速率。所有基本鏈路參數都有如下所示的數學關系，可以據此計算未知變量。根據計算結果，系統設計人員能夠在轉換器或FPGA限定的架構內選擇其他參數，改變鏈路操作。

　　通道速率 = (M × N‘× [10/8] × Fs) / L

　　其中，M表示鏈路上轉換器的數量，N’表示單個樣本內信息位的數量(包括樣本分辨率、控制和結束位)，Fs表示是器件或采樣時鐘，L表示通道數，通道速率表示單個通道的位速率，10/8表示8b/10b編碼的鏈路開銷。

　　例如，考慮雙通道ADC的情況：N'= 16,Fs = 235 MHz使用兩個通道。什么是通道速率?

　　通道速率 = [2 × 16 × 1.25 × 235 MHz] / 2

　　通道速率 = 4700 Mbps或4.7 Gbps

　　什么是應用層，它能做什么?

　　應用層是JESD204B提供的一種方法，允許樣本數據映射到普通規格之外。這對于某些需要傳送數據樣本尺寸不同于鏈路N‘的轉換器模式而言非常有用。

　　使用應用層，可將鏈路上原本通道數較低或通道速率較小的低效率配置變得更為高效。發送器和接收器都需要進行配置才能了解特定的應用層，因為特定的轉換器模式會定制或有針對性地對應用層進行設計。圖3顯示了一個示例，其中5個樣本被分配到通常僅能為4個樣本所占據的空間。

　　使用上一個問題中的等式進行應用層計算時，需使用有效N’而非實際N'.例如，下文所示的應用層示例中，雖然實際的JESD024B樣本N‘參數為16,但可算出ADC樣本的有效N',因為該例中以64位發送5個樣本。因此，Neff = 64/5 = 12.8.由于其他變量保持不變，通道速率將下降20%:

　　Neff/N' = 12.8 / 16 = 0.8。

　　圖3. ADC應用層可將5個12位ADC樣本重新映射到4個JESD204B N'= 16樣本所用空間中 4位額外輔助信息可提供其他用途

　　前景如何?

　　隨著JESD204B在數據轉換器市場上的不斷普及，FPGA平臺對知識產權(IP)的保護能力將推動這種趨勢。雖然這項技術更為復雜，但由于更多的工程師開始使用JESD204B來設計新系統，未來有關這一話題的討論還將繼續。