斷電還是關斷？

所有這些影響使得關斷模式對現代器件越來越有吸引力。 現代芯片充盈著各種特性，包括成百上千萬的元件;如果保持開啟，每個器件都可能產生漏電流。 優化特性使用并關斷芯片中不使用的部分，可以消除其中的大部分漏電流。 然而用戶應該確保供應商明確支持這些模式，而不要試圖自行開發關斷功能。

更多情形

關于關斷的完整拼圖還缺幾片。 如果同時切斷接地連接(這將形成另一條低阻抗路徑)會怎樣? 這與直接驅動I/O引腳而不使能電源的ESD情況相似，如果信號足夠強，可能會觸發ESD保護結構，導致高電流流經其他相連的I/O引腳，產生假上電情況。 更有可能的情況是信號稍弱一點，但仍然強到足以通過一條路徑(如I/O箝位)抵達電源。 信號可能無法觸發電源箝位，但會在電源上引起意想不到的虛電壓，從而造成未知工作狀態，具體情形取決于芯片的拓撲結構。 任一情況下，如果電路狀態持續如此，則芯片可能受損，除非前一級已經停止供應高電流。 如果信號強度不足以觸發I/O箝位，它仍可能會對所遇到的第一個晶體管施壓，長時間操作后可能會損壞該晶體管。

如果斷開電源并拉低電源輸入呢? 這種情況下，芯片無浮動電源，不可能觸發任何ESD結構，但PMOS漏極電壓可能高于主體電壓，使漏極-主體二極管正偏。 這樣，來自前一級的電流將經過PMOS器件流至地，直至器件燒毀、前一級停止提供電流或設計人員注意到報警。

結論

關斷模式使得系統級響應更快速、更安全，因而是不可缺少的特性，尤其是在考察復雜系統中的完整信號鏈時。 如果器件之間的交互很有限，或者系統整體很簡單，足以確保不會出現復雜情況，則可以考慮完全切斷電源。