所能預見的硬件仿真未來

高性能硬件與“智能”應用程序的結合使得硬件仿真器更強大，能夠解決復雜的系統級設計驗證難題。

經過三十年緩慢但穩定的硬件仿真技術發展之后，就進步加速和預期的新發展而言，其前景一片光明。在過去的 30 年中，硬件仿真器在硬件和支持的軟件方面都有所演進?？焖贋g覽 20 世紀 80 年代后期典型硬件仿真器與當今一流硬件仿真器的硬件規格比較，可以發現一些特性已經達到大約 1,000 倍的改進。

圖1：近 30 年的硬件仿真技術比較(來源：Lauro Rizzatti)。

我們可以從兩個角度來看待支持的軟件 - 編譯器角度和運行時可執行文件角度。

衡量編譯器技術進展的一種方法是，比較早期與當今被測設計 (DUT) 的平均建立時間。首次引入硬件仿真器時，硬件仿真器需要六個月甚至更長時間將DUT從軟件仿真的環境Porting到硬件加速器的仿真環境。?，F在，只需要不到一周的時間。雖然這并未達到 1,000 倍的改進，但是比原來快了將近 50 至 100 倍，這依然是非常顯著的。

量化運行時軟件方面的改進是更為困難或復雜的。但是，快速瀏覽一下相同時間段內硬件仿真器的功能差異后，可以發現增強還是十分顯著的。

圖2：近 30 年內的典型硬件仿真部署比較(來源：Lauro Rizzatti)。

那么，我們對未來發展有何期待呢?同樣，硬件與軟件需要區分。從硬件角度而言，硬件仿真供應商將推出更大容量、更快執行速度和更快編譯速度的新一代驗證引擎。事實上，已經有硬件仿真供應商發布了這些新一代的硬件仿真器。

要是能夠看看三大硬件仿真供應商提議的三種基本架構將如何維持和發展，必定會很有趣。然而，在撰寫本文時，這樣的比較還不可能完成。

圖3：新一代硬件仿真器的硬件趨勢(來源：Lauro Rizzatti)。

從軟件角度而言，我們將看到新的部署模式，首先將硬件加速引擎嵌入到連續的驗證引擎中，所有引擎共享一個通用設計數據庫、一個通用用戶界面 (GUI) 和一個通用編譯器前端。需要指出的是，編譯器前端包括硬件描述語言 (HDL) 解析器和闡述器以及生成 DUT 門級網表的綜合。將僅共享前兩個階段;而不共享合成綜合部分，因為這僅適用于基于硬件的驗證引擎，如硬件仿真器和基于 FPGA 的原型。

同樣，編譯器后端的分割和布局布線部分將僅在硬件引擎(硬件仿真器和基于 FPGA 的原型)之間共享。它們不適用于基于軟件的驗證算法，如 HDL 軟件仿真器、電子系統級 (ESL) 軟件仿真器和形式分析。

新的應用將被引入。例如，支持可測試性設計(DFT)，即能夠驗證門級 DFT 構造，以及驗證測試向量及內置自測試 (BIST) 向量。使用硬件仿真對新設計進行性能硬件加速將成為主流，且將會推出新的方法來驗證嵌入式軟件。

圖4：新一代硬件仿真器的軟件驅動功能摘要(來源：Lauro Rizzatti)。

其中一個供應商已經實現了一個有趣的轉變。它將運行時軟件設計為開源系統以容納應用程序(“App”)，這類似于智能手機采取的做法。此外，幾年前開始的將大型硬件仿真系統移至數據中心的趨勢將加快。所有供應商都將提供多用戶功能，以提高設備的投資回報 (ROI)。

未來的硬件仿真趨勢是將高性能硬件與“智能”應用程序結合，以創建強大的硬件仿真器，來解決復雜的系統級設計驗證難題。