關于DC/DC電源和EMI的討論

DC/DC的噪聲的影響三個參數主要為：占空比Duty；開關頻率Fs；上升時間Tr。其中開關頻率的影響其實很大，不僅僅是EMC的效果，在不同的案子里面可以得到不同的影響關系。

1）DCDC噪聲源特性

DCDC的噪聲的影響三個參數主要為:

占空比Duty：占空比上升導致噪聲幅度上升

開關頻率Fs：是的噪聲衰減變在頻譜上延伸了，開關頻率一般我們可以分為幾個大類

20～100Khz：電感較大引起的成本、尺寸基本讓低頻設計慢慢不是一種選擇。

100～550Khz：主要的選擇選擇

開關頻率主要對電感大小、效率、RE/CE的特性影響比較大

上升時間Tr

備注：開關頻率的影響其實很大，不僅僅是EMC的效果，在不同的案子里面可以得到不同的影響關系，如《Choosing the opTImum switching frequency of your DC/DC converter》所示：

2）如下面的案子所示

2.1）這是一個典型的BuckBoost的電源電路，沒有病必需要過CISPR25 Class 3

2.2 初測結果

2.3 整改措施

2.3.1 原理分析

兩個開關環路中含有非連續的大電流環路是最主要的噪聲源

增加Vin和Vss電容可以減少高頻環路的電流

2.3.2 頻率選擇

噪聲分量和電流大小，環路面積和頻率成正比，和距離成反比

以下依次為不同頻率的效果對比（120、240和400Khz），深紫色為抖頻的效果

2.3.2 開關速度的優化

2.3.3 布局優化影響

在布局上盡可能將C14（Vin-Vss電容）放在續流二極管和MOSFET邊上減少高頻環路面積

以下是實物照片

補充一些相關的材料，除開芯片廠家的努力，我們能加入的設計手段主要包括：

1）輸入濾波優化

RSIL filter 5μH 100nF 50Ω

2）輸出濾波優化

3）Snubber電路

小結：

1）感謝建宇兄的案例總結，我們可以定量和定性的看這些參數的選擇對實際試驗的結果

2）這個的設計，需要打通原理、計算、功能試驗和實際驗證的環路