新聞中心

        EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 創(chuàng)建ZYNQ處理器設計和Logic Analyzer的使用

        創(chuàng)建ZYNQ處理器設計和Logic Analyzer的使用

        作者: 時間:2017-10-11 來源:網絡 收藏

        我們的目的是創(chuàng)建一個Zynq Soc處理器設計,并用Logic Analyzer來調試我們感興趣的信號。

        本文引用地址:http://www.104case.com/article/201710/365490.htm

        首先,打開,創(chuàng)建一個工程。

        添加這幾個IP核,

        點擊Run ConnecTIon AutomaTIon,讓軟件自動幫我們連起來。在打開的對話框中選擇ALL AutomaTIon,


        ok,軟件自動連接起來,

        如果要觀察感興趣的信號,這里先右鍵--Generate Output Products,Create HDL Wrapper,編譯,執(zhí)行完成后,選擇感興趣的信號,右鍵-Mark,

        那么Block框圖中會有變化,如圖,兩只蟲,

        執(zhí)行Set Up Debug,剛才標記的信號就會出現,

        next,進行設置采樣深度,

        接著執(zhí)行Implement Design 和 Generate Bitstream。完成后導出到SDK,


        未完待續(xù)。。。



        關鍵詞: ZYNQ LogicAnalyzer Vivado

        評論


        相關推薦

        技術專區(qū)

        關閉
        主站蜘蛛池模板: 开封县| 克拉玛依市| 信宜市| 德清县| 临西县| 屏边| 乐山市| 绥阳县| 兰考县| 阜康市| 余干县| 泽普县| 唐海县| 靖宇县| 庆云县| 肥城市| 遂溪县| 延津县| 桦南县| 上栗县| 镇赉县| 西藏| 富宁县| 扶沟县| 德惠市| 称多县| 新乡县| 黄浦区| 洞头县| 龙泉市| 隆尧县| 永德县| 满洲里市| 塔城市| 邯郸市| 焦作市| 湘潭市| 毕节市| 武山县| 方山县| 崇义县|