新聞中心

        EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 基于FPGA的高速并行Viterbi譯碼器的設(shè)計與實現(xiàn)

        基于FPGA的高速并行Viterbi譯碼器的設(shè)計與實現(xiàn)

        作者: 時間:2017-06-05 來源:網(wǎng)絡(luò) 收藏

        針對319,提出一種實現(xiàn)方案。該方案兼顧了資源消耗和譯碼效率,通過有效的時鐘和存儲介質(zhì)復(fù)用,實現(xiàn)了高速并行的譯碼功能,并利用Verilog語言在Xilinx ISE 6.2中進(jìn)行了建模仿真和綜合實現(xiàn)。

        本文引用地址:http://www.104case.com/article/201706/349281.htm

        基于的高速并行的設(shè)計.pdf



        關(guān)鍵詞: 卷積編碼 Viterbi譯碼器 FPGA

        評論


        相關(guān)推薦

        技術(shù)專區(qū)

        關(guān)閉
        主站蜘蛛池模板: 东安县| 历史| 鹤壁市| 诏安县| 霸州市| 抚松县| 弥渡县| 鹤岗市| 大足县| 龙里县| 平昌县| 凌云县| 清远市| 津南区| 土默特右旗| 阳谷县| 信阳市| 原阳县| 肇源县| 河东区| 灵石县| 西乡县| 张家界市| 永和县| 平武县| 达拉特旗| 岳池县| 卢龙县| 西华县| 南郑县| 喀喇沁旗| 万盛区| 堆龙德庆县| 汤阴县| 自治县| 乌兰察布市| 科尔| 大连市| 遂昌县| 朝阳市| 鲜城|