新聞中心

        EEPW首頁 > 嵌入式系統 > 設計應用 > 基于FPGA 的二維提升小波變換IP核設計

        基于FPGA 的二維提升小波變換IP核設計

        作者: 時間:2017-06-05 來源:網絡 收藏

        提出了一種高效并行的二維離散提升小波(DWT)變換結構,該結構只需要7 行,即可實現行和列方向同時進行濾波變換。采用一種基于CSD 編碼和優化的移位加操作實現常系數乘法器,整個插入多級流水線寄存器,加快了處理速度。用VHDL設計可自動驗證的testbench,通過matlab+modelsim聯合仿真能方便有效地對IP 核進行驗證。此具有3個可配置參數,分別為圖像尺寸、位寬、的級數,可方便重用。該IP 核已經在XC2VP20 上實現,并能穩定工作在60MHz 時鐘頻率下,其處理512×5128bit 圖像的速度可達240 幀/s,完全能滿足高速圖像實時處理要求。

        基于+的二維提升設計.pdf

        本文引用地址:http://www.104case.com/article/201706/349254.htm


        評論


        相關推薦

        技術專區

        關閉
        主站蜘蛛池模板: 安达市| 青阳县| 平罗县| 中卫市| 泾源县| 宣恩县| 大荔县| 通州市| 聂荣县| 边坝县| 乌鲁木齐市| 泽库县| 房山区| 大厂| 乐亭县| 交城县| 和静县| 河东区| 麻阳| 简阳市| 泗水县| 衢州市| 河北区| 垫江县| 奉新县| 临西县| 壤塘县| 呼和浩特市| 扎兰屯市| 辉县市| 肥城市| 青龙| 蓬莱市| 晴隆县| 扎兰屯市| 清水河县| 衡阳市| 印江| 任丘市| 孟津县| 城固县|