一種低溫漂輸出可調帶隙基準電壓源的設計
加入技術交流群
2 CMOS帶隙基準電壓源電路結構
本設計是在SMIC 0.25μm CMOS工藝基礎上完成的，設計中采用了一級溫度補償、電流反饋等技術。其電路結構如圖3所示(不考慮虛線框R5部分)。
BGR核心電路中，晶體管Q1、Q2為使用標準CMOS工藝制造的二極管連接形式的PNP縱向三極管(BJT)。Q2和Q1的發射極面積的比為N，流過Q1和Q2的電流相等，這樣△VBE就等于VTln(N)。流過電阻R1的電流I4是與熱力學溫度成正比的。流過M2、M3、M4的電流相等(I1=I2=I3)，所以
參考電壓Vref為：
通過調節R3與R1的比值和Q2與Q1發射極面積的比值，可以使輸出電壓參考在室溫下的溫度系數為0。
本設計還具有輸出可調的特點，設計中采用文獻[2]提到的在運算放大器兩輸入端與地之間加電阻的方法。由式(9)可看出，在調節了k值
后，可以方便地調節R4的值來調節參考電壓的輸出大小，正是由于運算放大器兩輸入端的接地電阻R2、R3的增加，使得總的鏡像電流通過電阻R4后可以方便地改變輸出大小，相比文獻[3]中的二次分壓結構更簡單，更節省面積。
該帶隙基準源的電流源不僅用于提供基準輸出所需的電流，也用于產生差分放大器所需的電流源偏置電壓，大大簡化了電路的版圖。設計中采用了高增益NMOS差分對運算放大器，根據文獻[4]，實驗仿真結果顯示，對于電源電壓的直流變化，低電源抑制比的運算放大器也能實現電壓跟隨，Vref輸出穩定。而在電源電壓有交流干擾、特別是信號頻率較高(>30 MHz)時，Vref輸出端也有同頻的交流信號，幅度近似于電源干擾信號的幅度，這時Vref已不能認為是恒定的輸出。原因是運算放大器輸出信號與電源信號之間存在明顯的相位差。解決的方法有兩種：第1種是提高運算放大器的單位增益帶寬；第2種是降低運算放大器本身的PSRR(電源抑制比)。第1種方法會增大電路消耗的功率，對于第2種方法，我們采用低PSRR(電源抑制比)的運算放大器就可以實現，相比于文獻[5]中使用的PMOS差分對運算放大器，我們采用相對較低PSRR的NMOS差分對運算放大器。
本設計中還增加了帶隙基準源的啟動電路，因為帶隙基準源存在兩個電路平衡點，即零點和正常工作點，當電路處在零點時，整個電路中沒有電流流過，電路不能正常工作。啟動電路應滿足兩個方面的要求：一是確保總有電流流過參考源中的晶體管，使得零狀態處的環路增益大于1，避免陷入零狀態；二是參考源啟動后，啟動電路不應干擾參考源的正常工作。當基準源工作在零點時，節點N1、N2的電壓等于0，基準源沒有電流產生。啟動電路的目的就是為了避免基準源工作在不必要的零點上。本文設計了圖3中所示的啟動電路，電路由M11、M12和M13構成。當電路工作在零點時，N2點電壓為0，M13管導通，迅速提高節點N1、N2的電壓，產生基準電流；這時節點N1的電壓通過M11和M12組成的反相器，使M13管完全截止，節點N1、N2的電壓回落在穩定的工作點上，基準源開始正常工作而啟動電路中沒有電流流過。
3 電路模擬和仿真結果
基于0.25μm BSIM3V3.2工藝模型，用cadence的spectre仿真工具對高精度輸出可調帶隙基準電壓源電路進行了溫度掃描和電源抑制比的模擬仿真。溫度范圍為-20℃～70 ℃，電源電壓范圍為2 V～3 V。在SMIC 0.25μm BSIM3V3.2工藝tt模型下的仿真所得結果為：輸出Vref為1.012 V左右時，溫度系數可達4.8×10-6／℃(如圖4(a)所示)，PSRR可達54 dB(如圖4(b)所示)；輸出Vref1為453.7 mV左右時，溫度系數可達4.4×10-6／℃(如圖5(a)所示)，PSRR為42 dB(如圖5(b)所示)。
4 結束語
本設計是在傳統帶隙基準電壓源理論的基礎上，對電路進行改進而得到的高精度、輸出可調的基準電壓源，在設計中采用了一級溫度補償、電流反饋等技術，并在電路中增加了啟動電路。仿真結果顯示該設計溫度系數高，可輸出不同范圍穩定的基準電壓，達到預期的設計目標。
評論