PCIE3.0的接收端容限測試

Keysight的M8020A是高性能的串行誤碼儀，其單路可以產生16.2Gbps的高速數據流，固有抖動只有300fs（RMS）,同時其內部集成時鐘恢復電路、預加重模塊、噪聲注入、參考時鐘倍頻、信號均衡電路等，非常適合PCIE3.0接收測試這種速率高同時對信號質量又有很好要求的場合。除此以外，M8020A支持到16.2Gbps信號的8階的預加重，可以充分滿足未來PCIE4.0的接收測試的要求。下圖是用 M8020A進行PCI-E 3.0接收測試一個示意圖。

所謂接收端測試，就是要驗證接收端對于惡劣信號的容忍能力。這就涉及到兩個問題，一個是這個惡劣信號怎么定義，另一個是怎么判斷被測系統能夠容忍這樣的惡劣信號。

首先來看一下這個惡劣信號的定義，這不是一個隨便的差信號就可以，這個信號的惡劣程度有精確定義才能保證測量的重復性。這個惡劣信號通常叫做Stress Eye，即壓力眼圖，實際上是借鑒了光通信里的叫法。這個Stress Eye實際上是用高性能的誤碼儀先產生一個純凈的帶預加重和Preshoot的8Gbps的信號，然后在這個信號上疊加上精確控制的隨機抖動（RJ）、周期抖動（SJ）、差模和共模噪聲以及碼間干擾（ISI）。為了確定每個成分的大小都符合規范的要求，所以測試之前需要先用示波器對誤碼儀輸出的信號進行校準，確定產生的是規范要求的Stress Eye。其中信號的RJ、SJ、共模噪聲等都可以由誤碼儀產生，而ISI抖動是由PCI-E協會提供的CLB3或CBB3夾具產生，其夾具上會模擬典型的主板或者插卡的PCB走線對信號的影響。

為了方便接收測試，CLB3和CBB3夾具相對于前一代夾具做了一些電路的改動，主要是考慮了接收測試的情況。比如為了切換測試碼型，在PCI-E 2.0的CLB2夾具上，從主板發過來的RefClk是直接環回到主板的Lane0的接收端，不能斷開；而在PCI-E3.0的CLB3的夾具上，由于要考慮到可能還會對主板Lane0的接收端進行測試，因此這個連接是通過SMP的跳線完成的。另外在CBB3的夾具上，增加了專門的Riser板以模擬服務器等應用場合的走線對信號的影響。下圖是對PCI-E 3.0的主板進行測試前進行Stress Eye校準的一個連接圖。

要精確產生PCI-E3.0要求的壓力眼圖需要調整很多參數，比如需要調整輸出信號的幅度、預加重、差模噪聲、隨機抖動、周期抖動等以滿足眼高、眼寬和抖動的要求。而且各個調整參數之間也會相互制約，比如調整信號的幅度時除了會影響眼高也會影響到眼寬，因此各個參數的調整需要反復進行以得到一個最優化的組合。校準中會調PCI-SIG的Sigtest軟件對信號進行通道模型嵌入和均衡，并計算最后的眼高和眼寬。如果沒有達到要求，會在誤碼儀中進一步調整注入的隨機抖動和差模噪聲的大小，直到眼高和眼寬達到以下參數要求。

校準時，信號的參數分析和調整需要反復進行，人工操作非常耗時耗力。為了解決這個問題，Keysight公司在業內最早推出了N5990A的針對PCI-E3.0接收容限的自動測試軟件，這個軟件可以提供設置和連接向導、控制誤碼儀和示波器完成自動校準、發出訓練碼型把被測件設置成環回狀態并自動進行環回回來數據的誤碼率統計。

設置被測件進入環回模式有兩種方式，一種是借助于誤碼儀本身的Training序列，另一種是借助于芯片廠商提供的工具（比如Intel公司的ITP工具）。傳統的誤碼儀不具有對于PCIE協議理解的功能，只能盲發訓練序列，缺點是沒有經過正常的預加重和均衡的協商，這就可能造成不能把被測件設置成正確的狀態。而很多新的CPU平臺要求誤碼儀和被測件進行有效的預加重和均衡的溝通，然后再進行環回，這就要求誤碼儀能夠識別對端返回的訓練序列并做相應的調整。M8020A平臺集成了Link協商的功能，能夠真正和被測件進行訓練序列的溝通，可以有效地把被測件設置成正確的環回狀態。

當被測件進入環回模式并且誤碼儀發出壓力眼圖的信號后，被測系統會把其從RX端收到的數據再通過TX端發送出來送回誤碼儀，誤碼儀通過比較誤碼來判斷數據是否被正確接收，測試通過的標準是要求誤碼率小于1E-12。