降低電源紋波噪聲的一些常用方法

　　如圖7 所示是比較好的PCB布局，調整了變壓器的位置，將變壓器輸出地通過兩個電容后，再回到地平面和輸出引腳相連。實測在相同5V/2A輸出的負載下，噪聲已降到60mV VP-P，差別顯著。

　　圖7 好的PCB布局

　　5、輸出濾波電容的影響

　　輸出濾波電容的容值、ESR對模塊輸出的紋波噪聲也有直接影響。按圖8所示的 產品測試紋波噪聲。

　　外部不加外接電容，測試輸出的紋波噪聲，如圖圖9所示，約為100mV。同樣的輸入、負載條件下，電源的輸出端加226的MLCC，實測電源輸出的紋波噪聲降到不到40mV。

　　圖8 測試用圖

　　圖9 無外接電容

　　圖10 外加226電容

　　實際應用時，電容除容量、ESR外，建議負載端的電容在回到電源之前，先匯集到輸出電容，經過電容濾波后，再回到電源，從而有效降低紋波噪聲對電路的影響。如圖11所示。

　　圖11 外部電容的位置

　　6、電感對紋波噪聲的影響

　　電感的感量及寄生電容對紋波噪聲的影響同樣顯著。一般地，感量大時對紋波抑制作用明顯，寄生電容小的電感對噪聲抑制效果好。以對紋波抑制為例，測試對電源輸出紋波的影響，測試圖如圖12所示。

　　圖12 測試電感濾波效果用例

　　根據圖12，我們先人為的把產品內部的濾波電感短路，只用電容濾波，測得紋波噪聲如圖13所示，紋波峰峰值約50mV。

　　圖13 人為短路內部濾波電感的紋波噪聲圖

　　下一步，在電源外部增加一個LC電路，在相同輸入、負載條件下，重測紋波噪聲圖，如圖14所示，紋波已接近直線，非常小。

　　圖14 外加LC的紋波噪聲圖

　　以上簡單從紋波噪聲的圖例、測試方法開始，描述從電源設計、外部電路應用出發，結合實際測試比較幾種降低紋波噪聲的方法。實際的工程應用中還需考慮電容、電感的負載效應、自激影響等，還需再做深究。