Kilopass推出VLT技術，欲改變DRAM產業格局

　　半導體嵌入式非易失性存儲器(eNVM)知識產權(IP)產品提供商Kilopass Technology, Inc.近日推出垂直分層晶閘管(Vertical Layered Thyristor, VLT)技術。該技術顯著降低了存儲芯片的成本且與DDR SDRAM完全兼容，使用標準CMOS工藝制造且無需昂貴的電容結構。

　　由于當前基于1個晶體管+1個電容器(1T1C)存儲單元結構的DRAM解決方案不夠合理，電容器無法進一步縮小，尺寸太大，在20nm工藝上，電容量太低，DRAM技術自2010年以來已放緩了前進的步伐，預計在2017年之前，SoC將在7nm工藝上實現，3D NAND將實現64/96層堆疊，而DRAM將停滯于10nm以上的工藝。Kilopass Technology首席執行官Charlie Cheng介紹道。

　　VLT存儲器技術省去了傳統存儲單元中的電容器，采用垂直分層晶閘管結構(如圖1)，從而使存儲單元更緊湊，減小了存儲單元的尺寸，同時也省去了數據刷新。由公式(1)和公式(2)對比可見，VLT 8Gb DRAM相較1T1C 8Gb DRAM減小了31%的存儲單元面積。

　　圖1 VLT垂直分層晶閘管結構及原理圖

　　1T1C 8Gb DRAM的尺寸為：9.7mm×5.8mm=56.26mm2 (1)

　　VLT 8Gb DRAM的尺寸為：8.4mm×4.6mm=38.64mm2 (2)

　　VLT無需新的材料，與邏輯CMOS工藝兼容，存儲速度快(十幾ps)，功耗低(低于0.1pA)，“0”和“1”之間的信號區別高達108倍，同時已經經過芯片產品的驗證。

　　由于沒有帶漏電的、高功耗的電容結構，因而VLT技術省去了數據刷新并且在120℃高溫下仍可以改善功耗，這使得其較適用于工作溫度較高的服務器存儲器。1T1C和VLT的待機功耗和刷新周期影響下的凈帶寬利用率對比如圖2所示。

　　圖2 1T1C和VLT的待機功耗和刷新周期影響下的凈帶寬利用率對比圖

　　由于無需新的物理材料，其全部材料是在芯片工廠中已經應用過的，因而模擬軟件可以寫得很快，這一點與現在市場上的EDA軟件有所不同。這也使得其模擬器的速度提升高達1000倍，從而將提前15個月確定出產品的良率及其需要考慮的地方。Charlie Cheng先生稱。

　　據Charlie Cheng先生介紹，VLT的成本很低、制造技術簡單，而且無需與電容相關的專利授權是VLT的優勢。這項新技術將會首先進入PC和服務器市場。同時，VLT將不會大量授權，預計將只會授權幾家公司。

　　VLT存儲單元在2015年已通過驗證，目前一款新的完整存儲器測試芯片正處于早期測試階段。Kilopass一直致力于推廣這項技術，并正與DRAM制造商進行許可協商?，F在已可以向數量有限的特許受讓人提供VLT DRAM技術，用于20nm到31nm工藝技術節點。Kilopass已使用其TCAD模擬器，在半導體制造工藝細節上對這兩個節點進行了詳盡的模擬，新一代10nm技術的驗證有望在2017年完成。這也為中國廠商在DRAM市場的發展帶來新的機遇。