基于ADS的C波段的低噪聲放大器仿真設計研究

摘要：低噪聲放大器是接收機中最重要的模塊之一，文中采用了低噪聲、較高關聯增益、PHEMT技術設計的ATF35176晶體管，設計了一種應用于5．5～6．5 GHz頻段的低噪聲放大器。為了獲得較高的增益，該電路采用三級級聯放大結構形式，并通過ADS軟件對電路的增益、噪聲系數、駐波比、穩定系數等特性進行了研究設計，最終得到LNA在該頻段內增益大于32．8 dB，噪聲小于1．5 dB，輸入輸出駐波比小于2，達到設計指標。
關鍵詞：低噪聲放大器；ADS；PHEMT；負反饋網絡；匹配電路

在整個接收系統中，低噪聲放大器總是處于前端的位置。整個接收系統的噪聲取決于低噪聲放大器的噪聲。與普通放大器相比，低噪聲放大器一方面可以減小系統的雜波干擾，提高系統的靈敏度；另一方面放大系統的信號，保證系統工作的正常運行。總之，低噪聲放大器的性能不僅制約了整個接收系統的性能，而且，對于整個接收系統技術水平的提高，也起了決定性的作用。

1 低噪聲放大器的設計指標
低噪聲放大器的主要性能指標包括：穩定性、功率增益、噪聲系數、增益平坦度等，在這些指標之中噪聲系數和放大增益對系統性能的影響較大。因此對低噪聲放大器的設計主要從穩定性、功率增益、噪聲系數、輸入輸出電壓駐波比等方面進行考慮。
1．1 穩定性
放大器電路必須滿足的首要條件之一是其在工作頻段內的穩定性。因為假如在設計和制造放大器時不謹慎從事，在微波頻率上一些不可避免的寄生因素往往足以引起振蕩。
所以為了保證電路的穩定性，主要采取以下措施：1)可以在源極引入負反饋，使電路處于穩定狀態；2)采用鐵氧體隔離器能穩定電路；3)在漏極串聯電阻或∏型阻性衰減器，通常接在低噪聲放大器末級或末前級輸出口。而目前提高電路穩定性常用的是引入負反饋。
1．2 功率增益以及增益平坦度
放大電路的增益是放大電路最重要性能指標，也是設計放大電路的一個基本參數。因此在放大器的設計中增益指標的完成很是重要，功率增益主要有3種描述方式：可用功率增益GA，工作功率增益GP，轉換功率增益GT。
增益平坦度對于低噪聲放大電路來說，就是全頻帶范圍內增益變化要平緩，不允許增益變化陡變。
1．3 噪聲系數
噪聲系數是LNA的另一重要指標，如果接收系統噪聲系數過大，信號會被噪聲埋沒，致使接收系統的靈敏度減小。
1．4 駐波比
低噪聲放大器通常用輸入輸出駐波比來表示輸入輸出信號的反射損耗，輸入輸出駐波比過大時不僅會損壞與低噪聲放大器級聯的器件還會使系統的增益起伏和群遲延變壞，因此低噪聲放大器的輸入輸出駐波比應該滿足一定要求，在一般系統中功率放大器的輸入輸出駐波比要小于2。

2 低噪聲放大器的電路設計步驟
2．1 晶體管器件的選擇和級數的確定
隨著器件工藝技術的發展，人們開發了許多新型的半導體器件。除砷化鉀場效應晶體管(GaAs FET)外，其佼佼者有高電子遷移率晶體管(HEMT)和異質結雙極晶體管(HBT)。根據有關資料對3種主要器件的介紹和比較，我們知道HEMT可以提高跨導和電流密度，而且它能減小電路對工藝的敏感性，用HEMT制作的多級低噪聲放大器已廣泛用于衛星接收系統、電子系統及雷達系統。所以本設計選用HP公司的ATF-35176來進行低噪聲放大器的設計。該器件是一種低噪聲砷化鎵PHEMT器件，適用于工作在2～18 GHz的低噪聲放大器，滿足設計要求。
另外考慮放大器的增益指標，由于一般的單管增益為9～12 dB，本設計的低噪聲放大器目標需達到30 dB的增益，因此采用了三級級聯放大電路。
2．2 晶體管直流分析
靜態工作點的選擇直接關系到放大電路的各種性能，所以結合ATF35176的使用手冊上的數據對該晶體管的傳輸特性進行分析，選擇合適的靜態工作點。
2．3 偏置電路設計
直流偏置電路根據外加電源可以分為2種：一種是雙電源供電，另一種是單電源供電。單電源供電一般用于微波較低頻段，單電源供電電路結構簡單，但是對于噪聲有一定影響。雙電源供電一般用于比較高的微波頻段，因為它可以在高頻段提供較好的噪聲特性。本論文采用的就是正負雙電源供電，有利于低噪聲設計，偏置電路如圖1所示。

2．4 穩定性分析
由于對偏置電路進行仿真得到穩定系數結果如圖2所示，可以從圖中看出在整個工作頻段，放大器處于絕對穩定狀態，所以無需進行穩定性設計。

2．5 輸入匹配電路設計
由于本設計采用多級放大，而第一級放大器的噪聲系數對整個低噪聲放大器電路的影響起這決定性作用，所以第一級放大器按照最小噪聲系數對輸入端進行匹配，采用smith圓圖工具進行匹配，得到的輸入匹配電路如圖3所示。

2．6 級間匹配
級間匹配電路的基本任務是使后級微波管輸入阻抗與前級微波管輸出阻抗匹配，以獲得較大增益。因為第一級的設計是按最低噪聲設計的，并沒有使增益達到最大，所以第二級的噪聲對整體的影響也是十分明顯的，因此第一二級間的匹配也要偏重噪聲系數，匹配電路如圖4所示。而二三級間的匹配電路按照最大增益匹配設計，匹配電路如圖5所示。

2．7 輸出匹配電路設計
輸出匹配電路的設計主要考慮增益和駐波比，基本任務是把微波管復數輸出阻抗匹配到負載實數阻抗，從而提高增益和輸出駐波比，匹配電路如圖6所示。

2．8 負反饋電路
為了適當改善放大器增益平坦度，在晶體管柵源之間采用負反饋網絡所示，具體電路如圖7所示。

實際上負反饋網絡除了拓寬頻帶、改善增益平坦度外，還參與了匹配并改善輸入輸出駐波，其優點是便于充分發揮PHEMT電路的低噪聲和高增益特性。
2．9 整體電路仿真優化
采用ADS中的優化功能，對原理圖中微帶線的長度、電容與電感值進行優化，最后得到滿足要求的低噪聲放大器。其仿真所得的駐波比、噪聲系數以及增益分別如圖8、圖9、圖10所示。

通過ADS仿真，噪聲放大器工作在5．5～6．5 GHz波段，增益大于32．8 dB，噪聲系數小于1．5 dB，駐波比小于2，滿足設計需求。

3 結束語
文中主要采用三級放大，低噪聲放大器選用ATF-35176晶體管，通過仿真分析，完成了偏置電路以及輸入、級間和輸出的匹配電路設計，并采用ADS軟件進行全部電路的優化仿真，仿真結果表明，低噪聲放大器工作在5．5～6．5 GHz波段，增益大于32．8 dB，噪聲系數小于1．5 dB，駐波比小于2，達到了設計指標的要求。本設計還有進一步改善的可能，接下來將繼續采用一些其他的設計結構來改善此設計。