FPGA 6部分組成基本結構簡析

FPGA由6部分組成，分別為可編程輸入/輸出單元、基本可編程邏輯單元、嵌入式塊RAM、豐富的布線資源、底層嵌入功能單元和內嵌專用硬核等。

每個單元簡介如下：

1.可編程輸入/輸出單元(I/O單元)

目前大多數FPGA的I/O單元被設計為可編程模式，即通過軟件的靈活配置，可適應不同的電器標準與I/O物理特性;可以調整匹配阻抗特性，上下拉電阻;可以調整輸出驅動電流的大小等。

2.基本可編程邏輯單元

FPGA的基本可編程邏輯單元是由查找表(LUT)和寄存器(Register)組成的，查找表完成純組合邏輯功能。FPGA內部寄存器可配置為帶同步 /異步復位和置位、時鐘使能的觸發器，也可以配置成為鎖存器。FPGA一般依賴寄存器完成同步時序邏輯設計。一般來說，比較經典的基本可編程單元的配置是一個寄存器加一個查找表，但不同廠商的寄存器和查找表的內部結構有一定的差異，而且寄存器和查找表的組合模式也不同。

學習底層配置單元的LUT和Register比率的一個重要意義在于器件選型和規模估算。由于FPGA內部除了基本可編程邏輯單元外，還有嵌入式的RAM、PLL或者是 DLL，專用的Hard IP Core等，這些模塊也能等效出一定規模的系統門，所以簡單科學的方法是用器件的Register或LUT的數量衡量。

3.嵌入式塊RAM

目前大多數FPGA都有內嵌的塊RAM。嵌入式塊RAM可以配置為單端口RAM、雙端口RAM、偽雙端口RAM、CAM、FIFO等存儲結構。

CAM，即為內容地址存儲器。寫入CAM的數據會和其內部存儲的每一個數據進行比較，并返回與端口數據相同的所有內部數據的地址。簡單的說，RAM是一種寫地址，讀數據的存儲單元;CAM與RAM恰恰相反。

除了塊RAM，Xilinx和Lattice的FPGA還可以靈活地將LUT配置成RAM、ROM、FIFO等存儲結構。

4.豐富的布線資源

布線資源連通FPGA內部所有單元，連線的長度和工藝決定著信號在連線上的驅動能力和傳輸速度。布線資源的劃分：

1)全局性的專用布線資源：以完成器件內部的全局時鐘和全局復位/置位的布線;

2)長線資源：用以完成器件Bank間的一些高速信號和一些第二全局時鐘信號的布線(這里不懂什么是“第二全局時鐘信號”);

3)短線資源：用來完成基本邏輯單元間的邏輯互連與布線;

4)其他：在邏輯單元內部還有著各種布線資源和專用時鐘、復位等控制信號線。

由于在設計過程中，往往由布局布線器自動根據輸入的邏輯網表的拓撲結構和約束條件選擇可用的布線資源連通所用的底層單元模塊，所以常常忽略布線資源。其實布線資源的優化與使用和實現結果有直接關系。

5.底層嵌入功能單元(書上舉了很多例子，不過這些東東要看具體哪個廠商的哪種型號的芯片上嵌有什么資源決定)

6.內嵌專用硬核

與“底層嵌入單元”是有區別的，這里指的硬核主要是那些通用性相對較弱，不是所有FPGA器件都包含硬核。