Silicon Labs降低相干光市場定時技術的成本和復雜度

　　Silicon Labs(芯科科技有限公司)日前推出一系列簡化100G/400G相干光線卡(Coherent Optical Line Card)和模塊設計的抖動衰減時鐘，通過提供高頻率、靈活的時鐘解決方案，顯著降低系統成本和復雜度。Silicon Labs新型Si534xH相干光時鐘可以為數據轉換器提供低抖動參考定時，可替代依賴于昂貴、大封裝尺寸的壓控SAW振蕩器(VCSO)的分立定時解決方案。與僅支持單一固定頻率的VCSO不同，新型Si534xH時鐘提供很寬的頻率范圍，支持頻率高達2.7GHz，且無需改變物料清單(BOM)元器件。

　　Si5344H和Si5342H時鐘提供最佳的頻率靈活性和無與倫比的50fs RMS抖動性能。這些時鐘芯片簡化了器件采購過程，可采用交貨時間短至兩周的單個時鐘IC解決方案，來替代多個需定制的、較長交貨時間的VCSO。憑借抖動衰減PLL、高頻率輸出驅動器、分數頻率合成和數字控制振蕩器(DCO)技術，Si534xH系列產品為相干光收發器應用提供所需的全部時鐘功能，與競爭對手解決方案相比降低了40%的占用面積及40%的功耗。

　　通信市場中最大增長驅動因素之一是業內城域網絡和數據中心互聯(DCI)領域從10G到100G的轉變。相干光學技術可用于100G和400G應用，因為它使得服務提供商能夠通過現有的光纖發送更多的數據，減少為帶寬擴展而進行網絡升級的成本和復雜性。當前用于相干光的定時解決方案在成本和尺寸方面還未達到最優化，需要VCSO、時鐘發生器和分立器件的多樣化組合。

　　Silicon Labs的Si534xH時鐘是專門用于滿足100G/400G相干光應用對于定時的要求。除了支持光收發數據轉換器中定時所需的超高頻合成，Si534xH時鐘還整合了Silicon Labs經過市場驗證的DSPLL?抖動衰減技術和MultiSynth低抖動分數頻率合成技術，從而提供了巧妙的、易于使用的單芯片解決方案。所有100G/400G發射器或接收器時鐘都可以由單個芯片生成，通過消除大量分立器件，將BOM成本降至最低并降低了復雜度。

　　Silicon Labs定時產品高級營銷總監James Wilson表示：“為了滿足日益增加的帶寬需求，運營商需要100G/400G相干設計，從而獲得比傳統方案更高的線卡端口密度和更低的位成本。Silicon Labs的Si534xH時鐘產品與傳統基于VCSO的解決方案相比，具有顯著減小的占用面積和更低的功耗等優勢，它能夠為相干光應用提供所需的高頻率時鐘合成、抖動衰減和嚴格的相位噪聲?！?/p>

　　Silicon Labs的ClockBuilderProTM支持相干時鐘開發，它是一款能夠簡化時鐘樹設計、設備配置和評估細節性能的易用型軟件工具。該工具能夠獨立生成芯片配置文件或者直接控制評估板上的Si534xH芯片。ClockBuilder Pro也能夠用于創建Silicon Labs抖動衰減器和時鐘發生器的工廠定制版本，從而滿足每個客戶獨特的計時要求。

　　Si534xH相干光時鐘產品特性：

　　· 用于發射器和接收器時鐘的超高性能抖動衰減PLL;

　　· 用于最大2.7GHz數據轉換器時鐘的高速驅動器，且具有超低相位噪聲;

　　· 典型50fs RMS(1MHz至40MHz)抖動性能;

　　· MultiSynth分數頻率合成，可生成最大712.5MHz的任意頻率;

　　· 集成環路濾波器和用戶可編程PLL帶寬，實現靈活的抖動衰減;

　　· 高速、數字可調的DCO模式：0.001ppb分辨率，1MHz SPI更新速率;

　　· 適合模組化的尺寸和功耗;

　　· 簡單易用的ClockBuilder Pro軟件;

　　價格及供貨

　　Si5344H和Si5342H相干光時鐘樣片現已供貨，采用7mm×7mm 44QFN封裝，計劃于5月量產。當采購量在一萬片時的單價為27美元起。標準和定制的芯片可在短期內交貨(樣片需兩周時間，量產訂單需四周時間)，這簡化了原型設計和量產階段的采購。為了簡化芯片評估和系統級定時設計，Silicon Labs還提供Si5344H-EVB和Si5342H-EVB評估板，價格均為199美元。