內含低噪聲可編程增益放大器的24位∑-Δ模數轉換器

NC（1，21，27，28，33，37腳）：懸空；

PAG0～PGA4（2～6腳）：PGA和多路復合控制輸入，在重啟或硬件模式時，可用來設定CB0-CB4的邏輯電位和結構寄存器中相應的狀態位；

BW0～BW2（7～9腳）：輸出率控制端，在重啟或硬件模式時可用于設定數字濾波器的抽樣率和結構寄存器中的相關狀態位；

H/S（10腳）：硬/軟件模式選擇端口，高電平時為硬件工作模式，低電平時，器件被設置為向結構寄存器的寫時序或連續寫時序；

VL（11，22，44腳）：數字電源，額定3.36V或5V；

DGND（12，23，24，34腳）：數字地；

SCLK（13腳）：串行數據時鐘輸入端，可用于使DIN引腳的寫信號操作和DOUT引腳的讀信號操作同步傳輸；

DOUT（14腳）：串行數據輸出，在讀操作的開始時開始輸出，在SCLK的上升沿時數據改變，且在SLCK下降沿之前有效；

DRDY（15腳）：數據就緒，輸出為高電平時，數據準備進入輸出數據寄存器；輸出為低電平表示讀操作完成；

CS（16腳）：片選端，為低電平時，引腳DIN、DOUT、和SCLK被激活；為電平時，這些引腳無效；

R/W（17腳）：讀/寫選擇，設置為高電平且CS為低電平時，激活讀操作；設置為低電平時，可由DIN引腳進行寫操作；

RSEL（18腳）：寄存器選擇，設置為高電平時，數字寄存器的轉換結構由DOUT引腳輸出；設置為低電平時，狀態寄存器的內容由DOUT引腳輸出；

DIN（19腳）：串行數據輸入，在讀操作時，可由輸入轉換寄存器向結構寄存器載入，人最高位開始，在SCLK下降沿有效；

ERROR（20腳）：錯誤標志，輸出為低電平時，表示在調制器或數字濾波器中有錯誤存在，此時狀態寄存器ERROR位置1；

RESET（25腳）：濾波器重啟，輸入高電平時，把狀態寄存器的有關錯誤位清零，并設置結構寄存器中有關硬件引腳的狀態位（此操作應在供電狀態下進行）；

PWRDN（26腳）：掉電硬件控制，PWRDN為高電平且SLKIN處于第一個下降沿時，處于掉電模式；

SCEL（29腳）：濾波器輸入選擇，該腳為高電平時，TDATA引腳作為數字濾波器的數據輸入；該腳為低電平時，MODATA引腳作為輸入；

TDATA（30腳）：測試數據輸入端，輸入測試數據到濾波器；

SYNC（31腳）：同步輸入，通過該引腳為AD1556數字濾波器清零，以便和濾波器卷積同步；

CLKIN（32腳）：時鐘輸入，額定頻率為1.024MHz；

MCLK（35腳）：調制器時鐘，用于提供調制器抽樣頻率，以CLKIN頻率的1/4抽樣；