使用NI LabVIEW FPGA 與智能 DAQ的自動高電壓電擊

Test manager 將決定受測產品，并將該筆資訊送至 Test executive，讓操作者選擇要進行測試的產品。操作者根據各系統設定以載入產品并開始測試，測試處理器接著將 DUT 載入至測試模塊中。一旦載入 DUT，即開始于特定模塊中進行測試。Test executive 與測試處理器將于測試期間持續載入剩下的 DUT，Test manager 將跟著測試每組 DUT 直至完畢。Test manager 可動態調用最多 12 組重入碼測試序列器 (Test Sequencer)，并接著動態調用重入碼獨立測試程序。Test manager 將依據測試執行檔啟動測試程序 (Test executive)。

系統將管理于 LabVIEW 圖形化程式設計環境中管理所有測試模塊與 DUT。各測試模塊均具有靜態屬性集，其中數值將根據產品類型、測試階段、硬體設定，與其他處理屬性而有所變化。當目前 DUT 的測試作業結束，測試系統將關閉記憶體內的測試佇列。Test manager 將監控測試狀態，并于 DUT 完成測試時通知 Test executive 測試通過/失敗狀態。Test executive 將接著讓測試器卸載 DUT，并將之放置于輸出盤 (Output tray) 中。.接著另 1 組 DUT 將載入至測試模塊，以進行下個測試循環。各 12 個測試模塊均獨立進行 DUT 載入、測試，與卸載循環。自動化測試器則會將載入/卸載作業要求排入佇列。

共 2 組 NI PXI-7811R 模塊 則透過序列通訊 (SPI) 與 JTAG，分別溝通測試模塊與 DUT。此 2 個 NI PXI-7811R 模塊均執行相同的 LabVIEW FPGA 程序，但具有不同的同步機制 (Semaphore) 與 NI-VISA 來源可控制該模塊。

Test sequencer 將從測試程式中動態呼叫測試案例 (Test case)，以控制 DUT 測試作業。由于記憶體必須容納測試程式與最多 12 組重入碼或 Test sequencer 的獨立備份，因此必須犧牲些許系統效能，以囊括所有 subVI 或 subfunction 重入碼。僅這些 subVI 即可形成系統瓶頸，或包含可產生重入碼的總體 (Global) 功能。此解決方桉則可降低整體系統記憶體的使用率，以提升相關效能。所有 Test sequencer 與測試程式均使用相同 FPGA，因此系統使用同步機制 (Semaphore) 或稱為載具 (Token)，以控制各 PXI-7811R 模塊。

所有 VI 均必須存取 FPGA 程序，以初始化該同步機制。各 FPGA 系統均具有獨立同步機制，可讓群組 A (1 ~ 6) 中的 1 個模塊存取第一個 FPGA 系統；而群組 B (7 ~ 12) 的 1 個模塊則幾乎同步存取第二個 FPGA 系統。每組 FPGA 的互動作業極為短暫 C 約幾個毫秒 (Millisecond)；因此該方式適于分配 FPGA 來源程序，以支援 12 組對等程式。各模塊的各個測試程序約有 600 個 FPGA 互動作業。FPGAs 可非同步高速執行 12 個模塊，以處理系統可負荷的所有流量。