基于PLL技術的合成頻率源設計

　　鎖相環頻率合成器主要由倍頻器、放大器、分頻器、混頻器、鑒相器、振蕩器等基本電路組成，還包括輔助捕獲電路、跳頻控制電路和電子開關等，它們都會不同程度地對頻率合成器引入噪聲。

　　4.1 振蕩器

　　振蕩器的噪聲主要決定于諧振電路的有載Q1值、諧振電路噪聲以及振蕩器件本身的噪聲。振蕩器噪聲主要由4部分組成:

　　(1)由閃爍噪聲調頻產生的相位噪聲。

　　(2)由散彈噪聲和熱噪聲調頻產生的相位噪聲。

　　(3)由閃爍噪聲調相產生的相位噪聲。

　　(4)由散彈噪聲和熱噪聲調相產生的相位噪聲即白噪聲。

　　VCO相位噪聲與晶體振蕩器相比有兩點不同：其一VCO諧振回路Q值低，VCO工作頻帶越寬，Q值越低;其二VCO諧振回路存在變容二極管，它具有與振蕩器件一樣的噪聲。此外，VCO相位噪聲還與壓控調諧靈敏度成正比關系。

　　由于諧振回路Q值低，因此寬帶調諧VCO近端相噪較差，比沒有電壓控制電抗電路的振蕩器高出20 dB～40 dB。但由于VCO輸出信號功率比晶體振蕩器大，VCO遠端相位噪聲反而比晶體振蕩器倍頻后相位噪聲低。

　　4.2 外部噪聲

　　N倍頻后，外部噪聲將提高20lgNdB，折算到器件輸入端的內部噪聲也將提高20lgNdB。因此倍頻器設計時應注意降低其內部噪聲。

　　4.3 分頻器

　　當信號通過分頻器時，輸入端的噪聲通常要減小20lgNdB，如果分頻系數很高或輸入信號相位噪聲極低則最低限度的噪聲決定于分頻器噪聲以及接在分頻器后的有源電路的噪聲。

　　5 鎖相源的具體設計和實現

　　該頻率源設計中，分頻鑒相器選用美國ADI公司的ADF4118;壓控振蕩器VCO選用M/A-COM公司的ML08l100-01850;環路濾波器采用三階RC低通濾波電路組成，其電路原理如圖2所示。

　　鎖相源設計中的關鍵是環路濾波器的設計。最簡單、最廉價的低通濾波器就是基本的RC低通濾波器。這種濾波器沒有精確的截止頻率，典型的下降斜率是6 dB/lO倍頻程，因此電路的-3 dB點應設計成接近電流信號的基頻。較好解決方法是用一個三階RC濾波器，其原理如圖3。

　　當鎖相環的環路濾波器通頻帶較窄且捕捉帶也較窄時，利用鎖相環良好的跟蹤特性，可實現高頻率輸入信號的窄帶濾波;可在幾十赫茲的頻率上實現幾十赫茲甚至幾兆赫茲的濾波，從而將混入輸入信號中的噪聲和干擾濾掉，這是其他濾波器難以做到的。

　　6 測試數據

　　該鎖相源設計成功后筆者對其進行了測試，輸出頻率1 835 MHz，輸出功率-4.2 dBm，相位噪聲的測試結果如表2。

　　由表2數據可得在輸入頻率為1 835 MHz時，輸出功率為-4.2 dBm，相位噪聲為-75 dBc/KHz，雜散抑制為-85 dBc，完全符合預期設計的技術指標。

　　7 結束語

　　針對移動通信基站和直放站射頻子系統對本振源的要求設計了該頻率源。根據實驗結果可以看出，使用ADI公司的鎖相環(ADF4118)得到的鎖相源與相關資料介紹的使用飛思卡爾公司MCl45系列鎖相環的鎖相源相比，在1 835 MHz頻率點上相噪要好10 dB~20 dB、同時用在移頻模塊中相應相噪要好10 dB~20 dB。

　　該設計的成功進一步驗證鎖相頻率源具有頻率穩定度高、頻譜純、寄生雜波小及相位噪聲低等優點，該方法設計簡單、可靠性高、抗干擾性強。