基于AD7266的多路2Ms／s同步采樣A／D模塊的設計

2 設計原理
模塊主要實現多路數據采樣功能，主要用兩片AD7266構成24路單端或12路差分輸入，其中有四路可同時采樣。外圍邏輯及接口控制由CPLD、DSP或單片機構成，A／D輸出的串行數據變為并行后送入RAM或FIFO緩存。硬件結構框圖如圖2所示。

3 實現方法
3．1 輸入模擬信號預處理
輸入模擬信號主要有以下幾種：0～5V、0～10V、0～±5V、0～±10V、0～20mA、4～20mA等。AD7266的最大輸入電壓范圍為0～2×VREF即0～5V，電壓信號0～5V可用，其它信號需調理變換為0～5V。電流信號用250 Ω電阻取樣變為電壓信號后供AD7266轉換用。電路中兩片AD72 66可根據輸入信號是單端或差分分別進行設置，設置過程見圖3。

圖3中通過單端／差分控制信號SGL／DIFF*來實現對單端或差分輸入方式的控制，其中SGL／DIFF*高電平為單端輸入，SGIdDIFF*低電平為差分輸入；CS*下降沿有效。設計中通過控制單端／差分控制信號SGL／DIFF*實現不同輸入方式與不同輸入范圍，具體實現輸出二進制碼情
況見表2所示。

設計中通過單端／差分控制信號(SGL／DIFF*)與通道選擇控制信號(A0～A2)實現模擬輸入類型的不同，具體模擬輸入類型與通道選擇情況見表3所示。