PCIE 3.0 的接收機物理層測試方案

PCIE 3.0 接收端測試抖動源校準連接示意圖：

來自于PCIE 3.0 規范的接收機測試的抖動源校準連接圖及要求：

示波器采集到數據后會自動導入到Sigtest 中進行測試分析，眼圖測試的后處理(包括CTLE/DFE/CDR 等可以在Sigtest 中完成，也可以使用力科示波器SDA830Zi-A 中的

SDAII/EYEDOCTORII 軟件完成)，力科示波器中集成了Sigtest 軟件。

PCIE 3.0 接收端抖動容限測試設置及連接示意圖及測試結果：

接收機測試推薦使用的碼型為Modified Compliance Pattern ;對于Add-In Card 被測件來說，誤碼測試儀輸出的100MHz 的時鐘需要連接到CBB 板的時鐘輸入端口;對于System 被測件來說，CLB 板上來自于被測系統的100MHz 時鐘輸出需要連接到誤碼儀的參考時鐘輸入，經過規范要求的PLL 濾波后，用于驅動儀器的信號傳輸。誤碼儀做誤碼檢測時需要過濾到為了信號同步而插入的SKP 碼。