Xilinx Foundation F3.1的結構及設計流程

關鍵詞：軟件；工具；編程；開發設計

Ｘｉｌｉｎｘ Ｆｏｕｎｄａｔｉｏｎ Ｆ３．１是Ｘｉｌｉｎｘ公司主要的可編程器件開發工具，它可用來開發Ｘｉｌｉｎｘ公司的Ｓｐａｒ-ｔａｎ? Ｖｉｒｔｅｘ? ＸＣ３０００? ＸＣ４０００? ＸＣ５２００ 系列的ＦＰＧＡ芯片和ＸＣ９５００系列的ＣＰＬＤ芯片。該平臺功能強大，主要用于百萬邏輯門級的設計和１Ｇｂ／ｓ的高速通信內核的設計。利用該系統可完成從設計構想到比特流下載的全部過程。該平臺以工程管理器為主界面，同時集成了Ｘｉｌｉｎｘ公司以及其他公司的一些優秀軟件。

１　組成和功能

該系統由設計入口工具、設計實現工具、設計驗證工具三大部分構成。設計入口工具包括原理圖編輯器、有限狀態機編輯器、硬件描述語言（ＨＤＬ）編輯器、ＬｏｇｉＢＬＯＸ模塊生成器、Ｘｉｌｉｎｘ內核生成器等軟件。其功能是：接收各種圖形或文字的設計輸入，并最終生成網絡表文件。設計實現工具包括流程引擎、限制編輯器、基片規劃器、ＦＰＧＡ編輯器、ＦＰＧＡ寫入器等軟件。設計實現工具用于將網絡表轉化為配置比特流，并下載到器件。設計驗證工具包括功能和時序仿真器、靜態時序分析器等，可用來對設計中的邏輯關系及輸出結果進行檢驗，并詳盡分析各個時序限制的滿足情況。

２　設計入口工具的使用

該系統設計入口工具中的內核產生器是設計入口工具的重要部分。該部分可提供不少實用的模塊化內核，具體涉及數學函數生成、數字信號處理、標準總線、通信與網絡等領域。其中既有比較器、計數器、復用器、編碼譯碼器等通用內核，也有復數型快速傅立葉變換（ＦＦＴ）、有限沖擊響應濾波器?ＦＩＲ?、除法器、雙通道數字振蕩器等專用內核。用戶在使用時只要輸入幾個參數，即可自動生成內核。使用內核產生器能大大擴展設計能力并提高效率?從而跨越眾多底層復雜構件的具體設計，并使系統級設計因此變得非常可行。

３　設計實現工具的使用

３．１ 使用限制編輯器

限制編輯器最簡單的應用就是預先指定各信號的管腳號碼。它可以用來定義時間組及組時序限制，例如定義所有受ＣＬＫ４Ｘ控制的鎖存器和觸發器為高速時間組，同時定義該組所要求的建立時間和保持時間等。

３．２ 使用基片規劃器（ＦｌｏｏｒＰｌａｎｎｅｒ）

通過基片規劃器可以手工設定任意模塊（表現為元素集合）或元素在ＦＰＧＡ中的位置，以進行最底層的布置。由于設計引擎的自動布線有較大隨機性，它往往會把高速模塊的組成元素布得過于分散，從而使一些時序限制得不到滿足。因此，使用者可在基片規劃器中把高速模塊元素相對集中放置。另外，對于系統級設計，在基片規劃器中用手工對各子系統模塊進行合理定位，也會有效提高系統性能和頻率上限。

４　設計流程

對于系統級設計，應使用基于原理圖的層次化設計，也就是以系統結構原理圖作為頂層圖，然后自上而下構造結構圖，同時自下而上進行具體化（用ＨＤＬ語言或元件互連關系表示出來）并功能性地仿真每個模塊和子圖，以保證每層邏輯關系都正確。在根據頂層原理圖進行具體化并進行功能仿真后，添加必要的輸入輸出元件即可合成系統網絡表。之后，系統將自動運行流程引擎（包括翻譯、映射、放置和布線、生成比特流），并利用流程引擎產生的時序信息進行時序仿真和時序分析。最后，再用修改入口設計、設置各種屬性和限制、調整基片布局等方法修改設計，直到達到設計要求為止。在完成了上述全部工作之后，便可以將優化后的配置比特流下載到ＰＲＯＭ芯片中。圖１給出了一個對ＦＰＧＡ進行設計的流程圖。