階高密度雙極性信號編譯碼的建模與仿真

3 三階高密度雙極性譯碼的建模
三階高密度雙極性譯碼器的建模思想：根據編碼規則，破壞點V脈沖與前一個脈沖同極性。因而可從所接收的信碼中找到V碼，然后根據加取代碼的原則，V碼與前面的三位代碼必然是取代碼，在譯碼時，須全部復原為四連O。只要找到V碼，不管V碼前是兩個“O”碼，還是三個“0”碼，一律把取代碼清零，完成了扣V扣B功能，進而得到原二元信碼序列。可實現三階高密度雙極性譯碼的模型框圖如圖6所示。三階高密度雙極性譯碼器包括雙／單極性變換、V碼檢測、時鐘提取、扣V扣B四部分組成。

3．1 +V碼檢測與一V碼檢測的實現
+V碼檢測原理是對正整流電路輸出的信號的上升沿到來時，利用計數器對輸入的正整流電路輸出的信號脈沖進行計數，當計數值等于2時，輸出一個脈沖作為+V脈沖，同時計數器清零，而且在計數期間，一旦有負整流電路輸出的信號脈沖，立即對計數器清零，計數器重新從零開始計數。這是因為在兩個正整流電路輸出的信號脈沖之間，存在負整流電路輸出的信號脈沖，說明第二個正整流電路輸出的信號脈沖不是+V碼，而只有在連續兩個正整流電路輸出的信號脈沖之間無負整流電路輸出的信號脈沖，才能說明這兩個正整流電路輸出的信號脈沖在三階高密度雙極性碼中，是真正地同極性的，于是就可以判定第二個正整流電路輸出的信號脈沖實際上是+V碼，達到檢測+V碼的目地。
一V碼檢測原理與+V碼檢測的類似，所不同的是，一V碼檢測電路在正整流電路輸出的信號脈沖控制下，對來自負整流電路輸出的信號脈沖進行計數和檢測、判定，若檢測到一V碼，則輸出一V碼信號。其模型如圖7與圖8所示。

3．2 扣V扣B模塊的實現
建模思路是用V碼檢測模塊所檢測出的V碼信號去控制一個四位移位寄存器，若未碰到V脈沖，則整流輸出合成信號在時鐘的節拍下，順利通過移位寄存器，當碰到有V脈沖時，該V脈沖將使移位寄存器清零。考慮到四連O，即V脈沖及其前面的三個碼元應為O碼，所以，可設置四位的移位寄存器，當V碼清零時，同時將移存器中的四位碼全變為0。不管是否有B脈沖，在此模塊中，一并清零，因而無須另設扣B電路。另外移位四位寄存器起到延時四位時鐘周期的作用，以使所檢測出的V脈沖與信號流中的V脈沖位置對齊，保證清零的準確性，其模型如圖9所示。