基于CPLD的多路信號采集系統實現方案

引言
存儲測試的特點是集多參數微型傳感器及信號調整、信息采集、信息存儲及傳輸接口電路為一體，對被測物體的工作環境、運動控制等多通道、大容量參數進行（實時、動態）數據采集、存儲、事后回收、數據再現、數據分析。目前，存儲測試技術已經在許多重大武器型號的研制、生產中得到成功應用，并取得了一系列重要科研成果。解決了過去無法解決的重大測試難題，顯示出了突出的優越性。[1]
2 硬件設計
2.1 系統框圖：
本系統中有1路速變模擬信號、8路緩變模擬信號、4路數字信號。該采集系統能實現采集0~10V之間的模擬信號，其中單路速變模擬信號采樣率不低于40Khz,8路緩變模擬信號采樣率不低于12.5Khz，兩者精度均在0.1%,同時還能夠存儲4路數字信號。信號記錄時間均不低于0.75s，整體設計如圖1所示。

2.2信號調理設計
在本系統中，由于模擬輸入信號的電壓范圍是0～10V,所以此次設計使用LM324運算放大器組成的比例電路將輸入信號變換成0～2.5V電壓。然后輸入模擬開關經過跟隨器后，再輸入A/D轉換器。4路數字信號使用一個5V的穩壓管，將輸入數字信號中大于5V的高電平信號鉗制在5V，起到了調壓的作用。如果是低于5V，那么電壓將不改變。
2.3輸入通道設計
存儲測試系統常常需要多通道同時采集。此次設計中根據被測信號的特點選用ADG506模擬開關進行各通道的切換，該模擬開關具有開關速度快、泄漏小等特點，從而用最簡單的硬件電路完成多路信號的存儲測試。
2.4采集芯片選用：
此次設計采用AD公司的AD7492采集芯片，AD7492為12位高速、低功耗、逐次逼近式AD轉換器。它可在2.7V-5.25V的供電電壓下工作，采樣頻率最高為1.25MSPS，從而為正確采集回速變、緩變信號提供保障。[2]
2.5存儲電路設計
此系統中，我們共有1路速變模擬信號，8路緩變模擬信號，4路數字信號。首先，對于單路速變信號而言，其最低采樣頻率為40kHz，系統要求的最低記錄時間為0.75S此次設計中，用了一個模擬開關和一個AD7492循環進行數據采集，將1路速變信號和8路緩變信號交叉安排在ADG506上，這樣在每次速變信號采集后，緊接著采集8路緩變信號，經過循環交叉采集后，便使得速變信號采樣率是緩變信號采樣率的8倍，所以速變信號采樣率為8×12.5kHz≥40kHz。其次，對于8路緩變信號，其單路采樣率為12.5kHz, 記錄時間為0.75s,共8路。最后，存儲４路數字信號。由于我們采用12路的AD采集，所以4路數字信號與AD產生的高4位信號合起來組成8位一起存入512K的SRAM 628512。因此不再單獨占用空間。由以上分析我們可以得到存儲容量為：M≥12.5kHz×8路×2×0.75+12.5kHz×8次×2×0.75=300kbyte。為了方便讀數和數據分析，在每組數據前加上通道標志位，以區分是哪一路信號。為了確保存儲空間，此次設計我們一共選用兩塊容量為512K的SRAM進行數據存儲。AD轉換和CPLD處理后的采集信號通過74LVC4245電平轉換后送入SRAM進行存儲。[3]