直接數字頻率合成器的PFGA實現
加入技術交流群
通常相位累加器的位數N很大，實際設計中受到體積和成本的限制。為了節省ROM的容量采用相位截斷的方法，一般只取累加器輸出的高幾位作為ROM的尋址地址。設計中取累加結果的高8位(N=8)來進行查表，也就是說余弦ROM有256個尋址地址，數據寬度為16。為了驗證本系統設計的正確性，利用Modelsim軟件對上述程序仿真，仿真結果如圖2所示。本文引用地址：http://www.104case.com/article/191136.htm
信號發生器功能驗證無誤，用示波器觀測實驗波形如圖3所示，信號頻譜如圖4所示。
5 結語
直接數字頻率合成(DDS)技術屬第三代頻率合成技術，與第二代基于鎖相環頻率合成技術相比，利用DDS技術合成的輸出波形具有良好的性能指標本。設計采用Xilinx公司Spartan-3系列的XC3S200芯片和高速16位D／A轉換器MAX5885。在DDS的工作原理的基礎上，介紹基于FPGA實現DDS的設計方法。 通過設置參數可以靈活控制輸出頻率和分辨率。設計出具有精度高，選擇參數控制輸出信號，產生一個理想的波形。從測試結果可看出，該系統工作穩定、可靠，并具有較好的參考與實用價值。
評論