基于CPLD的LED大屏幕視頻控制系統

也可以取顯示基本時間單位td為h/32或h/8,經計算得256級灰度td與幀頻F的關系如圖2所示,td與LED屏體顯示效率η的關系如圖3所示。

設計中考慮到幀頻與LED屏體顯示效率的折中,采用td=h/16,即存儲器讀出速率等于1/2數據輸入速率,顯示基本時間單位為1/16 倍行周期。灰度掃描通過對灰度數據按位分時顯示的方法實現,即計算機屏幕圖像以每像素24bit輸出(紅、綠、藍各8bit)時,通過給每種顏色8bit 字節的不同位分配不同的顯示時間達到灰度顯示的目的。比如,最低位(第8位)對應1/16行顯示時間,第7位對應1/8行顯示時間,…,第2位對應4行顯示時間,最高位對應8行顯示時間。屏體數據更新時間以行周期為單位,最低位對應更新時間為1行時間,其中顯示1/16行時間,其余15/16行時間里,由控制電路產生消隱信號進行消隱,其余位類同。

3.2 視頻控制器單元設計

根據上述256級灰度視頻數據灰度掃描的原理設計了256級灰度視頻控制器,原理(單個顏色通道)如圖4所示。

按功能來分,設計的視頻控制器單元可以分為四個部分:控制單元、存儲器單元(SRAM)、數據緩沖器和接口單元。視頻控制器單元的核心是存儲器單元,計算機屏幕上每128行數據對應一個存儲器單元,顯示屏所要實時顯示的內容(即計算機屏幕圖像數據)都存放在存儲器單元中。控制單元產生存儲器單元的地址信號和分時選通控制信號及灰度掃描控制信號如掃描地址信號、消隱、移位、鎖存脈沖等。數據緩沖器用于實現視頻數據的讀寫(輸出輸入)緩沖。接口單元用于產生符合顯示屏驅動電路接口格式的信號。當一個幀存儲器進行數據寫入時,另一個幀存儲器進行數據掃描讀出,這樣兩組存儲器可以分別交替工作于視頻數據高速掃描和高速寫入兩種方式,因而可以提高數據讀寫的速率和顯示屏的幀頻,播放出來的圖像更加穩定。

3.3 視頻控制器單元設計

視頻圖像信號頻率高、數據量大,要求實時處理,加之LED大屏幕的數字邏輯相當復雜,采用復雜可編程邏輯器件(CPLD)設計系統中的關鍵控制電路,可以簡化系統結構,便于調試。筆者利用Lattice公司的CPLD器件,用按位分時顯示的方法設計了256級灰度*256級灰度(紅、綠雙基色)視頻控制器單元的控制單元部分,經測試畫面清晰穩定,顏色豐富,取得了預期的效果。以下是設計的大致過程。

首先是器件選型。為了提高器件的利用率,從結構化觀點出發,統計出視頻控制器存儲單元、數據緩沖器和接口單元需要的控制信號數目為56,決定采用1片Lattice的ispLSI1032作為控制芯片。該芯片包含32個GLB,192個寄存器,I/O口及輸入數為72,門

數為6000,速度為70MHz,具有在系統編程功能,能夠比較高效地滿足應用要求,同時還可兼顧系統今后的重構。

按照設計要求,控制芯片用于產生讀、寫地址信號、掃描地址信號、分時選通控制信號和一些顯示控制信號如消隱、移位、打入脈沖等。在設計中采用了“自頂向下,逐步細化”的策略。

設計中開發軟件采用Lattice公司的EDA工具ispEXPERT7.0,設計輸入采用了原理圖和硬件描述語言混合輸入的方法,并對設計結果進行了仿真。定時分析結果為最小時鐘周期為26.7ns,時鐘周期計算公式為時鐘周期=路徑延時+時鐘到輸出端延時+建立時間

存儲單元采用雙總線結構的高速SRAM,每行數據對應19行時間讀出,讀出后幀頻為103.6Hz。計算機視頻工作頻率為65MHz,行頻48.4kHz,幀頻60Hz。

4 結束語

本文討論了LED大屏幕視頻控制器單元中的灰度掃描方法,提出了256級灰度掃描時的實現方案,并用CPLD器件實現其控制電路。由于采用了EDA工具,降低了設計難度,縮短了開發周朗,同時由于只需一片集成電路即可實現過去需要幾十片中規模集成電路的控制功能,印刷板的面積大大縮小,系統抗干擾能力顯著增強,此外ISP功能給電路板的調試和系統的維護帶來了很大的方便,并且有利于系統今后的升級和重構。