基于Camera接口的船用導航雷達顯示設計

摘要 介紹了基于ARM的Camera接口船用導航雷達顯示設計。通過FPGA將雷達回波轉換成ITU—R BT601／656視頻信號，將視頻信號送入ARM的Camera接口，存貯在幀緩存存儲器，ARM的顯示控制器以DMA的方式讀取幀緩存數據，與人機界面在顯示控制內部混合疊加后直接送顯示器顯示。該設計實現了雷達的回波和人機界面的同步顯示，滿足了船用導航雷達系統的顯示要求，并在工程上驗證了該設計的有效性。
關鍵詞 雷達；FPGA；Camera；顯示控制器；同步顯示

船用導航雷達是測定本船位置和預防沖撞事故不可缺少的系統，其能夠準確捕獲其他船只、陸地、航線標志等物標信息，并將其顯示在顯示屏上。船用導航雷達與軍用雷達相比成本較低，因此多采用基于嵌入式ARM(Advanced RISC Machines)設計的小型化平臺。小型化平臺計算機軟件實現回波顯示的方式，對計算機資源的開銷較大，且實時的回波顯示對軟件的處理流程要求也較高，因此實現回波顯示硬件設計成為必要。
通過FPGA(Field Programmable Gate Array)將雷達回波轉化成視頻信號，送至ARM的Camera接口，以視頻圖像的方式與人機界面在顯示控制內部混合疊加，實現雷達的回波和人機界面的同步顯示，成為解決小型化雷達終端回波顯示的可行方案。

1 工作原理
船用導航終端顯示設計的組成框圖如圖1所示，主要由3部分組成?；夭ㄌ幚硗ǖ烙蒄PGA和外圍電路組成，主要完成雷達信號接口匹配、回波采樣、回波峰選處理、掃描坐標變換處理、余輝尾跡控制、時序控制和視頻格式編碼等功能。人機處理通道由ARM計算機組成，由載入的軟件完成二次顯示信息處理、操控窗口控制、工作參數設置以及與系統和整機的通信等。視頻混合模塊由ARM的顯示控制器實現，在行、場同步控制信號的控制下，DMA(Direct Memory Access)的方式讀取系統內存中顯示數據，完成雷達回波和人機接口的疊加顯示。

2 顯示設計及實現
船用導航雷達終端的顯示設計主要有回波的實時校正、回波近區覆蓋／遠區分裂補償、ITU—R BT601／656視頻編碼、顯示控制器混合疊加等多個功能模塊的設計。
2．1 雷達回波數據的峰選實時校正
顯示器半徑的像素數量一般不等于雷達觸發的距離采樣數量，所以回波的顯示處理均需要峰選。峰選就是將顯示量程內的所有回波采樣值按顯示像素分組，在每組內選擇最大值作為對應顯示像素的輝度值，每組回波采樣值的數目為峰選系數，按照峰選系數進行處理。峰選系數N由式(1)計算，N一般取小數點后兩位

式中，N為峰選系數；R為顯示量程，單位km；f為峰選始終頻率，單位MHz；M為顯示像素。
軟件根據顯示模式及量程計算出峰選系數后，由端口置入FPGA，FPGA根據峰選系數，將對應的峰選校正值存貯在內部ROM(Read-Only Memory)中，實時讀取校正。
例如，峰選系數為2．25，在Altera Quartus中仿真的波形如圖2所示。