Xilinx Smarter Vision解決方案：讓您擁有完美的視

Vivado HLS工具使客戶能夠用C/C++語言開發(fā)出高度復雜的算法，并將其轉換為VHDL和Verilog文件，然后在賽靈思All Programmable器件上的FPGA邏輯中運行。對針對ZynqTM-7000 All Programmable SoC的設計，這款工具特別有效。因為用戶能夠在該器件的ARM®雙核CortexTM-A9 MPCoreTM處理器上運行自己的算法，然后用Vivado HLS工具將每種算法的部分或者全部編譯為HDL，并在器件的FPGA邏輯部分運行。這樣做，他們就能夠發(fā)現(xiàn)什么樣的組合或配置最適合在自己的應用上運行，讓自己的設計實現(xiàn)更優(yōu)異的總體系統(tǒng)性能。

針對廣播應用的賽靈思Smarter Vision解決方案的另一個重要組成部分，是賽靈思對OpenCV庫的支持。OpenCV是OpenCV.org提供的業(yè)界標準算法庫，主要用于智能攝像頭和傳感器等嵌入式視覺應用。世界各地的嵌入式視覺開發(fā)商都在積極地為這個開源庫貢獻新的算法，到目前它已經(jīng)包含用C、C++、Java和Python編寫的2,500多種算法。庫中的算法復雜程度不一，從簡單的圖像過濾器等函數(shù)，到動作檢測等分析用高級函數(shù)，無所不包。用戶可用C或C++編寫這些算法，將函數(shù)調用從OpenCV改為HLS，然后使用HLS綜合或者編譯算法為RTL代碼，經(jīng)優(yōu)化后實現(xiàn)在Zynq-7000 All Programmable SoC的邏輯部分。

賽靈思開源庫的推出，實際上已經(jīng)幫助客戶領先一步。賽靈思使用Vivado HLS，已經(jīng)對OpenCV庫中30多種最常用的嵌入式視覺算法進行了編譯。客戶可迅速在系統(tǒng)級對處理器和邏輯進行權衡取舍，并立即讓它們在Zynq-7000 All Programmable SoC上運行，獲得針對其給定應用的理想系統(tǒng)。

此外，賽靈思Smarter Vision解決方案包括一個專為為廣播應用量身定制的SmartCORE IP庫。隨著SmartCORE IP的推出，使用包括SMPTE2022在內的IP視頻傳輸標準智能地傳輸媒體內容現(xiàn)在成為可能。該IP內核通過使用前向糾錯(FEC)功能，可提高廣域分配鏈路的穩(wěn)健可靠性。而IEEE以太網(wǎng)AVB(音頻/視頻橋接)提供另一種SmartCORE可通過嚴格的時序、同步和有保證的帶寬可用性，在局域網(wǎng)中(比如演播室或是體育館)保證服務質量。這些基于標準的內核可確保有價值內容能夠以較低的資本及運營費用完成傳輸，同時不影響交付質量或互操作性。

賽靈思器件還能支持新興顯示標準盡早采用，比如Display Port 1.2和即將推出的HDMI 2.0視頻/數(shù)據(jù)接口標準。HDMI 2.0視頻/數(shù)據(jù)接口標準預計將實現(xiàn)在所有的4K專業(yè)顯示器和電視機中。通過這些接口，能夠讓您在家中獲得更加逼真、身臨其境的觀賞體驗。更高分辨率的屏幕加上4K乃至更高的幀速率，正在市場上形成一股違反直覺的趨勢。也就是說現(xiàn)在消費者可以坐在更加貼近大屏幕的地方，享受更加生動、有趣的視覺體驗。同時，HEVC(高效率視頻編碼)等編解碼器的興起，將首先通過互聯(lián)網(wǎng)向住戶提供豐富的4K內容，然后是通過傳統(tǒng)的線纜、衛(wèi)星和地面方式傳輸。

為更快地開發(fā)這些Smarter Vision系統(tǒng)，客戶可使用IP Integrator工具，將SmartCORE IP套件提供的IP核和OpenCV庫提供的算法實現(xiàn)到他們的設計中。這種新型即插即用IP環(huán)境能讓用戶在圖形化環(huán)境或者命令行環(huán)境(如果他們喜歡)中工作。

IP Integrator不僅具有器件感知能力，也有套件感知能力。所以當設計人員選用賽靈思Zynq-7000 SoC視頻及成像套件，并在IP Integrator中實例化Zynq-7000 All Programmable SoC處理系統(tǒng)時，Vivado設計套件會用正確的外設、驅動程序和存儲器映射來預先配置處理系統(tǒng)，為開發(fā)板件提供支持。嵌入式設計團隊現(xiàn)在能夠針對雙核ARM處理系統(tǒng)和高性能FPGA邏輯，更加迅速地識別、重用和集成IP軟/硬核。

用于廣播的Smarter Vision參考設計平臺

賽靈思提供的廣播專用設計平臺將制造商所需的所有軟/硬件集成在一起，以便迅速構建不同系統(tǒng)并全面驗證各種視頻創(chuàng)建及分配應用的性能。

賽靈思廣播參考設計和SmartCORE IP可滿足對更高系統(tǒng)存儲器帶寬、更高多通道視頻性能以及更低功耗的需求。賽靈思平臺可簡化全套廣播音頻視頻解決方案的開發(fā)。這包括智能傳輸接口(如為標清(SD)、高清(HD)、3G-SDI(全高清)標準提供支持的SMPTE串行數(shù)字接口(SDI))，以及通過最新10Gb IP視頻傳輸、DisplayPort 1.2和即將推出的HDMI 2.0接口標準整合多個SDI通道。HD MI 2.0接口可支持4Kp60視頻，而目前的HDMI 1.4a可支持4Kp30視頻。賽靈思已經(jīng)開發(fā)出的實時視頻引擎(RTVE)使用包括逐行掃描、縮放器和屏幕視控系統(tǒng)在內的多個SmartCORE IP核，運用先進的SmartCORE視頻DMA引擎，將視頻緩存到存儲器中，從而實現(xiàn)對多條視頻處理鏈路的支持。這些SmartCORE也支持最新版本的H.264和H.265/HEVC編解碼器，以實現(xiàn)全高清和4K視頻。

賽靈思針對廣播音頻、視頻和網(wǎng)絡連接應用提供的通用平臺方法能夠提升廣播設備工程師的工作效率。這些設計人員可以把精力重點放在創(chuàng)造新的和改進已有的視頻處理及編解碼器算法上，不必花費大量時間執(zhí)行繁瑣的日常工作，比如實現(xiàn)標準接口或存儲器基礎設施等。如果能夠開發(fā)出性能卓越且材料清單(BOM)成本極具競爭優(yōu)勢的定制器件，必將開啟整個廣播市場的創(chuàng)新之門。與差異化不高的標準現(xiàn)成ASSP解決方案，以及需要大訂貨量和高額前期開發(fā)成本的ASIC不同，賽靈思FPGA，尤其是Zynq-7000 All Programmable SoC，在軟/硬件性能、特性與功能以及系統(tǒng)集成方面實現(xiàn)了最佳平衡。這樣，賽靈思器件既提供了快速適應要求所需的靈活性，也提供了創(chuàng)新所需的自由度。

通過創(chuàng)新實現(xiàn)廣播行業(yè)轉型

在過去十年里，賽靈思All Programmable解決方案已助力廣播行業(yè)創(chuàng)造并向市場推出不計其數(shù)的創(chuàng)新型視頻、音頻和網(wǎng)絡技術。實際上，每當您打開您的電視，很可能您聽到的音頻和看到的視頻內容就是通過使用賽靈思FPGA的設備傳輸?shù)摹Ｙ愳`思致力于通過推出廣泛系列廣播專用平臺，幫助廣播設備制造商迅速向市場推出新一代創(chuàng)新產(chǎn)品。這些解決方案包括最高質量的音頻視頻編解碼器、超越高清的實時視頻處理、用于單位通道低成本傳輸和調制的高速DSP，可以滿足多標準視頻、音頻和網(wǎng)絡接口要求。這些Smarter視覺功能可確保帶來無限的行業(yè)創(chuàng)新。使用Vivado HLS、IP Integrator和Zynq-7000 All Programmable SoC，可讓產(chǎn)品以前所未有的速度快速上市。

有了如此豐富而全面的平臺，廣播和專業(yè)音頻視頻設備工程師能夠集中精力實現(xiàn)產(chǎn)品差異化，并利用新興的先進技術進行創(chuàng)新，從而有可能以全新的令人振奮的方式推動整個廣播行業(yè)不斷向前發(fā)展。由于廣播行業(yè)對其它市場影響重大，廣播視頻技術的成功轉型必定會給其它視頻市場乃至整個電子行業(yè)帶來積極影響，從而進一步豐富我們的生活。