DAC34H84 HD2性能優化與PCB布局建議

摘要

本文分析了DAC 二次諧波的產生，并給出了優化DAC34H84 諧波性能的 PCB 布局。

Key words: HD2(二次諧波)，DAC(數模轉換器)，SFDR(無雜散動態范圍)

1. 引言

DAC34H84 是一款由德州儀器(TI)推出的四通道、16 比特、采樣 1.25GSPS、功耗1.4W高性能的數模轉換器。支持625MSPS 的數據率，可用于寬帶與多通道系統的基站收發信機。

由于無線通信技術的高速發展與各設備商基站射頻拉遠單元(RRU/RRH)多種制式平臺化的要求，目前收發信機單板支持的發射信號頻譜越來越寬，而中頻頻率一般沒有相應提高，所以中頻發射DAC 發出中頻(IF)信號的二次諧波(HD2)或中頻與采樣頻率 Fs混疊產生的信號(Fs-2*IF)離主信號也越來越近，因此這些非線性雜散越來越難被外部模擬濾波器濾除。這些雜散信號會降低發射機的SFDR 性能，優化DAC 輸出的二次諧波性能也就變得越來越重要。

2. 二次諧波的產生

在理想狀態下，DAC 的輸出狀態發生變化時，它應該從當前值直接跳變到期望的新值。但是實際上當DAC 輸出狀態改變時，如下圖所示，是可能會引起過沖與下沖現象的。

圖1 DAC 輸出狀態切換

這種現象是由 DAC 內部電流源相鄰走線的互容效應以及狀態變化時內部開關切換不同步引起的。

互容效應會在電流源線路上引入相鄰線路的電流，形成串擾從而形成過沖或下沖脈沖。

圖2 Three bit binary DAC

如上圖所示，以3 bit 的 binary DAC 為例，在進行代碼 011 到 100 狀態切換時，需要同時切換 3 個電流源開關，此時就可能會產生上述過沖與下沖現象。

圖 3 脈沖對正弦信號的影響

這些過沖與下沖脈沖將會產生 DAC 輸出信號的諧波。以正弦波二次諧波的產生為例，如上圖所示 DAC 在成形正弦信號時，由過沖與下沖效應引起的脈沖信號數量在一個周期內正好是兩次，從而產生了此正弦信號的二次諧波。

改善 DAC 二次諧波性能的方法主要有兩種：1.通過 DAC 模擬輸出端合理的 PCB布局來優化。2.使用數字預失真算法產生一個幅度相同，相位相差180 度的信號來抵消 DAC的諧波。本文主要介紹第一種方法。

DAC 的 HD2 性能可以通過良好的 PCB走線布局來優化。現在的 RRU收發信機采用的都是DAC+IQ 調制器的解決方案。DAC 的模擬輸出端口與IQ 調制器的模擬輸入端口之間的 PCB布局會直接影響系統的線性性能。如果擁有良好的PCB 走線布局，DAC+IQ 調制器的諧波性能會相對單獨的 DAC 有所提高。

PCB 布局在為了滿足等長線要求時，通常會采用多個連續U 字的蛇型繞線法。這些 U字形在高中頻時會形成互感效應。此外 DAC 的模擬輸出端口與IQ 調制器的模擬輸入端口電阻的位置會影響阻抗連續性，從而引起回波。以上兩個效應都會影響DAC 的諧波性能。

DAC 的 2 次沖擊響應模型如下：

h(t) =A + B*x(t) + C*x²(t)

假設通過 DAC I+路的信號為 x(t)=k*cos(ωt)

那么 h(t) = A + Bk*cos(ωt) + Ck*cos²(ωt)

= A + Bk*cos(ωt) + Ck* [cos(2ωt)+1]/2

= A + 0.5*Ck + Bk*cos(ωt) + 0.5*Ck* cos(2ωt)

2 次諧波可以表示為0.5*Ck* cos(2ωt)

2 次諧波的回波為 Dk*cos(2ωt+φ)

= Dk*[cos(2ωt)cosφ - sin(2ωt)sinφ]

總 2 次諧波表達式為 k(0.5*C+D*cosφ) cos(2ωt) - Dk*sin(2ωt)sinφ

多通道 DAC 的所有通道的 C、k 與ω是相同的，不相同的是由PCB布局阻抗不連續與互感效應引起的回波幅值D 與回波相位φ。它們帶來了HD2 性能的差異性。

3. DAC34H84 模擬輸出接口PCB 布局建議

適合 DAC34H84 的 IQ 調制器為 TRF3705，它具有高線性性能，其OIP3 性能高達 30dBm。為了充分發揮 DAC34H84 的線性性能，提供更好的 HD2 性能與 HD2 一致性。建議的DAC34H84+TRF3705系統 PCB 布局如下：

圖 4 DAC34H84+TRF3705推薦 PCB布局

(1) 圖中紅色圈內為 DAC34H84 模擬輸出端電阻，將它們放置得離 DAC34H84 的模擬輸出 pin腳盡可能的近。

(2) 圖中四個藍色圈內為 IQ 調制器 TRF3705 的信號輸入端電阻，將它們放置得離 TRF3705 輸入pin腳盡可能的近。

這么做的原因是為了保持阻抗的連續性。當DAC 模擬輸出端與 IQ 調制器信號輸入端的 50Ω電阻離端口距離3 英寸(360ps)時仿真結果如下：

當 DAC 模擬輸出端與IQ 調制器信號輸入端的 50Ω電阻緊貼端口時，其仿真結果如下：

上一頁 1 2 下一頁