帶輔助DAC的雙路Σ-Δ轉換器的原理及應用
加入技術交流群
3.1 校準
數字濾波器本身就是一種校準方式。一般來說，數字低通濾波器的每個通道上都有一個偏置寄存器。模擬電路中直流偏置的值便存在里面。一般情況下，在數據進入串行輸出引腳之前，濾波器就已將寄存器的偏置信息清除。因此可選用自校準或用戶校準來除去I和Q通道中的偏差。所不同的是自校準只能消除內部偏差，而用戶校準則可以通過寫入偏置寄存器的信息來對外部偏差進行校準。偏置寄存器最多能容納162.5mV的直流偏置，超范圍的輸入將會導致錯誤的輸出。然而，當帶有超過100mV偏置的信號進入時，Σ-Δ調置器會自動換檔。偏置寄存器中補碼的值與Rx的對應關系如圖3所示。本文引用地址：http://www.104case.com/article/188652.htm
AD7729有一個完整的自校準程序：當Rx被置位時，模擬電路和數字電路的穩定需要時間TSETTLE。只有當主控制寄存器A(BCRA)的RxAUTOCAL位處于高電平時，才開始進行校準。在內部自校準模式下，AD7729用短路差動輸入來測量ADC中的偏移值；在外部自校準模式下，AD7729維持輸入的正常連接允許系統偏置的存在。RxDELAY1和RxDDELAY2分別為兩個定時器的定時時間，當RxDELAY2到時后，將會輸出15位的無效數據。
3.2 Rx的接收過程
當Rx置位時，串行端口的SDO腳將以270k字的速率輸出Rx的數據。AD7729的輸出結果為16位，即以二進制補碼形式存在的數據位和一個志位（LSB），LSB用以區別I和Q。當LSB=0時，輸出為I，否則為Q。只要RxON處于高電平，串行時鐘的頻率就保持為13MHz，而與時鐘速率寄存器中的值無關。在SDO引腳自動輸出Rx數據時，會同時產生幀同步信號，間隔為48個主時鐘周期。輔助串行端口ASPORT和主串行端口BSPORT均能輸出數據，但用戶只能根據需要選擇其一，并且不能同時在兩個端口間進行數據交換。
3.3 斷電
AD7729的每個部分都能被斷電。Rx模數轉換器和輔助數模轉換器可分別通過設定控制寄存器上的適當位來斷電。當AD7729的每個部分都上電時，模擬電路和數字電路需要一個建立時間，同時參考電壓VREFCAP也需要一個上電時間。為減少上電所需時間，可將LP置1而使ADC和DAC處于斷電模式，而REFCAP引腳將保持上電模式，不需要上電和建立時間，從而使上電穩定工作所需的時間減小。ADC和DAC可通過適當的控制寄存器分別斷電，當包括參考基準在內的所有元件都處于斷電狀態時，延遲64個時鐘周期后，主時鐘也停止工作。
3.4 復位
引腳RESETB能復位所有的控制寄存器， ASCLKRATE和BSCLKRATE的復位值為4，以保證ASCLK和BSCLK信號的頻率為MCLK的八分之一，其余控制寄存器則被復位為0。同時這些寄存器也能用主寄存器和輔助寄存器上的RESET位復位。所有的輔助寄存器通過給控制寄存器ACRB上的ARETSET位置高電平復位，而主寄存器則通給控制寄存器BCRB上的BRETSET位置高電平來復位，所需時間為4個主時鐘周期。復位后，ARESET和BRESET的復位值為0。寄存器 ARDADDR，BRDADDR，ASCLKRATE，BSCLKRATE只能用復位引腳RESETB復位，所需時間為8個主時鐘周期。控制寄存器的功能見表2所列。
4．接口舉例
AD7729還為用戶提供了與DSP兼容的標準串行端口，由ADC的串行時鐘控制串行數據和I/O DSP信息。
圖4為AD7729與ADI公司的ADSP－21xx的接口原理圖。對于ADSP－21xx，串行端口的控制寄存器必須設置為TFSR=RFSR=1 （保證每個轉換器的幀同步），SLEN=15（16位字長），TFSW=RFSW=0（正常幀同步），INVIFS=INVRFS=0（高有效的幀同步信號），IRFS=0（外部RFS），ITFS=1（內部TFS）和ISCLK=0（外部串行時鐘）。
AD7729是一種帶輔助DAC的雙路Σ-Δ模數轉換器，它不僅具有噪音低，精度高，工作速度快等優點，并且可與多種DSP接口，通用性很強。所以該器件是新一代理想的數據采集和模數轉換器件，可廣泛應用于通訊、多媒體和高性能儀器中。
評論