基于FPGA技術(shù)的模擬雷達信號實現(xiàn)

前言

FPGA（現(xiàn)場可編程門陣列）是由掩膜可編程門陣列和PLD（可編程邏輯器件）演變而來的，并將二者的特性結(jié)合在一起，使FPGA既有掩膜可編程門陣列的高邏輯密度和通用性，又有PLD的可編程特性。FPAG技術(shù)的發(fā)展使得單個芯片上集成的邏輯門數(shù)越來越多，能實現(xiàn)的功能越來越復(fù)雜。它以編程方便、集成度高、速度快等特點受到電子設(shè)計人員的青睞。人們可以通過硬件編程的方法設(shè)計和開發(fā)ASIC（專用集成電路）芯片，極大地提高芯片的研制效率、降低開發(fā)費用。

通過應(yīng)用FPGA技術(shù)，較好地為“某型雷達告警設(shè)備”的配套檢測儀器實現(xiàn)了模擬雷達信號發(fā)生器ASIC芯片的設(shè)計，該芯片能夠提供“某型雷達告警設(shè)備”測試過程中所需的多種典型的重頻脈沖及制導(dǎo)信號等，其中包括SA-6重頻信號、SA-2重頻脈沖及制導(dǎo)信號、SA-3重頻脈沖及制導(dǎo)信號、雷達脈沖視頻等。所設(shè)計的ASIC芯片的性能較為理想。

模擬雷達信號發(fā)生器的結(jié)構(gòu)

模擬雷達信號發(fā)生器的結(jié)構(gòu)如圖1所示。可以看到，模擬雷達信號發(fā)生器由連續(xù)波雷達模擬信號CW開關(guān)、制導(dǎo)信號SA-2開關(guān)、制導(dǎo)信號SA-3開關(guān)、時鐘脈沖產(chǎn)生器、輸出1、輸出2和產(chǎn)生模擬雷達信號的控制芯片組成。上述開關(guān)都是高電平有效，開關(guān)的消抖動電路放在控制芯片部分考慮。時鐘脈沖產(chǎn)生器由外部的晶體振蕩器產(chǎn)生一個頻率穩(wěn)定的1MHz時鐘脈沖，用來滿足信號脈沖寬度的要求。“CW開關(guān)”有效時，“輸出2”輸出連續(xù)波雷達達模擬信號；“SA-2開關(guān)” 有效時，“輸出2”輸出SA-2的重頻脈沖，“頻脈沖，“輸出1”輸出SA-2的指令信號組；“SA-3開關(guān)”有效時，“輸出2”輸出SA-3的重頻脈沖，“輸出1”輸出SA-3的指令信號。

ASIC芯片的設(shè)計

1芯片主要性能指標(biāo)

（1）產(chǎn)生連續(xù)波雷達模擬信號：重頻3012Hz，脈寬1μs±0.1μs；

（2）產(chǎn)生制導(dǎo)信號SA-2重頻脈沖：重頻2463Hz，脈寬0.5μs±0.1μs；SA-2指令信號組：重頻2463Hz，每秒132個單指令，44個指令組，指令脈寬1μs±0.1μs；

（3）產(chǎn)生制導(dǎo)信號SA-3重頻脈沖：重頻3497Hz，脈寬0.5μs±0.1μs；SA-3指令信號同SA-3重頻脈沖等。

芯片的輸出和輸出信號定義如下：

輸入信號：連續(xù)波雷達模擬信號輸入；制導(dǎo)SA-2輸入；制導(dǎo)SA-3輸入；時鐘脈沖輸入等。

輸出信號：輸出1；輸出2。

2芯片結(jié)構(gòu)

該芯片分為10個子模塊，如圖2所示。各子模塊的作用如下：